JPS6356750A - シングルチップマイクロコンピユ−タシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単一半導体基盤上にメモリ機能及びコンピュ
ータ機能を集積したシングルチップマイクロコンピュー
タにおいて、プログラム可能な内部データメモリ中に再
書込み不可能なメモリ領域を有し、その領域に対するア
クセスを管理する手段を内蔵したシングルチップマイク
ロコンピュータに関する。

〔従来の技術〕

近年はＬＳＩ製造技術の進歩により、シングルチップマ
イクロコンピュータの分野においても高集積化が進み、
単位機能当たりのコストの低下も著しくなってきている
。

従来、銀行などの金融機関においては８気カードが主に
使用されてき友が、磁気カードは記憶容量が少なく、ま
たセキ）リティの面で問題があり、最近では不正使用、
偽造など多くの犯罪が頻発し、大きな社会問題となって
いる。そこでこの志気カードに代るものとして、シング
ルチップマイコンを搭載したＩＣカードが登場し、国内
外において実用化に向けて大規模な実験が進んでいる。

前記ＩＣカードは迅気カードに比べ、記憶肉量も数段大
きく、またカード内にコンビエータ機能を内蔵している
のでセ４．．ＩＪティの面でも格段の信頼度がある。

一般にシングルチップマイコンを搭載したＩＣカードに
おいては、データメモリの大部分にＵＶ−ＥＰＲＯＭ（
Ｕｌｔｒａ−Ｖｉｏｌｅｔ　Ｅｒａｓａｂｉｅ　Ｐｒｏ
ｇ　−ｒａｍｍａｂｌｅ　ＲＯＭ）またはＥＥＰＲＯＭ
（Ｅｌ　ｅｃ　ｔ　ｒ　−１ｃａｌ　　Ｅｒａｓａｂｌ
ｅ　　Ｐｒｏｇｒａ　ｍｍａｂｌｅ　ＲＯＭ）を使用し
ておシ（以後ＵＶＥＰＲＯＭ、ＥＥＰＲＯＭを総じてＦ
ＲＯＭと称する）、そのデータメモリをいくつかの領域
に分割しそのアクセスを管理している。

銀行などの金融部間においてキャッシュカード、クレジ
ットカードとしてＩＣカードを使用する場合、この分割
されたデータメモリの一部をコンフィデンシャル・シー
ｙ（Ｃｏｎｆｉｄｅｎｔｉａｌ　　Ｚｏｎｅ）と呼び、
銀行の支店番号、口座番号など機密性の高いデータを格
納するのに使用している。このコンフィデンシャル・ゾ
ーンはＩＣカードの不正使用、偽造を防止する上で最も
重要な部分であって、従来ソフトウェアにより前記領域
に対するアクセスを管理し、通常は一度秘匿データを書
込んだら再書込みは許可せず、特別な場合だけ前記領域
に対しアクセスできるようになっている。

以下、データメモリ中にコンフィデンシャル・ゾーンを
有した従来のシングルチップマイクロコンピュータの例
について第５図のマイクロコンビ二−タのブロック図、
第６図のフローチャートを用いて説明する。

まず構成要素の説明を行なう。

第５図においてプログラムカウンタ１は命令コードの格
納アドレスを指すポインタである。ＲＯＭ（Ｒｅａｄ　
０ｎｌｙ　Ｍｅｍｏｒｙ）２はユーザプログラム格納に
用いる読み出し専用メモリである。アドレスバス３はア
ドレスデータを転送するバスである。データバス４は中
央処理装置（以下ＣＰＵと呼ぶ）の処理データを転送す
るパスである。命令レジスタ５はＲＯＭ２から読み出し
た命令コードを格納するレジスタである。命令デコーダ
６は命令レジスタ５に格納された命令コードで指定され
たＣＰＵ動作を制御する装置である。テンポラリレジス
タ７及び８は算術論理演算ユニット９への入力データを
一時保持するためのレジスタである。

算術論理演算ユニット９はテンポラリレジスタ７゜８に
格納てれたデータに対し算術論理演算を行ない、結果を
データバス４へ出力する。ＲＡＭｌ０は汎用レジスタ及
び様々な処理データ格納用として用いられる読み出し、
書込みが可能なメモリで、アドレスバス３でアドレス指
定される格納データをデータバス４へ出力するか、デー
タバス４上のデータをアドレスバス３で指定されるアド
レスに格納する。ＲＡＭｌ０内には、演算の中心となる
汎用レジスタ群１０−１、カードユーザーが端末よシ入
力したデータをボート１２を介して格納するキー人力デ
ータ格納領域１０−２．コンフイデンシヤル・ゾーン内
のデータリードの許可を示す読み出し許可フラグ１０−
３を有している。

ＦＲＯＭＩＩ　はデータメモリとしてＵＶＥＦＲＯＭま
たはＥＥｆ’ＲＯＭ　を内蔵しており、データメモリ内
にはカードの暗証番号格納領域１１−１．コンフィデン
シャル・ゾーン１１−２、コンフィデンシャル・ゾーン
内に対する書込みを禁止する書込み禁止フラグ１１−３
を有しておシ、ライト信号線１５のハイレベルの信号に
より、アドレスバス３上のアドレスに対しデータバス４
上のデータを書込み、リードストローブ信号線１６のハ
イレベルの信号によりアドレスバス３上のアドレスデー
タで指定されるデータをデータバス４上に出力する。

ボート１２は、チップ外部との通信を行なうためのボー
トで、データバス４のデータを外部に出力し、外部から
のデータを入力する機能を持つ。

プログラムカウンタ１、命令レジスタ５、命令デコーダ
６、テンポラリレジスタ７及び８、汎用レジスタ群１０
−１．算術論理演算ユニット９からなるブロックは中央
処理装置（ＣＰＵ）を構成している。

割込み制御回路１３１ｄボート１２などの周辺ノ・ハー
ドウェアから発生する割込み信号の受は付け、制御を行
ない、ＣＰＵに割込み処理を実行させる。

上記構成要素を用いて動作説明を行なう。

２８０Ｍ１１内にコンフィデンシャル・ゾーンを有した
シングルチップマイクロコンピュータにおいては、プロ
グラムカウンタ１で指定されるアドレスの命令コードを
ＲＯＭ２から読み出し、データバス４を介して命令レジ
スタ５に格納する。命令レジスタ５に格納され几命令コ
ードは命令デコーダ６へ入力され、プログラマブル・ロ
ジック・プレイ（ＰＬＡ）などのハードウェアによって
デコードされて命令機能が実行される。

例えば汎用レジスタ間の二項演算の場合、汎用レジスタ
１０−１の内容をＲＡＭｌ０から読み出し、テンポラリ
レジスタ７及び８に格納する。次に算術論理演算ユニッ
ト９を動作させ、演算結果をデータバス４を介してデス
ティネーションが汎用レジスタの場合ＲＡＭｌ０内の汎
用レジスタ群１０−１の対応し几レジスタに書込む。

次に第６図のフローチャートを用いてＦＲＯＭＩＩ内の
コンフィデンシャル・ゾーン１１−２へのアクセス方法
について説明する。

まず最初にユーザーが外部装置よりキー人力したデータ
（暗証番号）をボート１２を介してＲＡＭ１０内のキー
人力データ格納領域１０−２に格納する。

次にＲＯＭ２に格納されているプログラムにより、キー
人力データ格納領域１０−２に格納されているキー人力
された暗証番号とあらかじめ定義されていてＰＲＯＭＩ
Ｉ　内に設定もれている暗証番号格納領域１１−１の値
との比較を行なう。比較した結果、一致した場合は、更
に乱数などを発生させてキー人力されたデータに算術論
理演算ユニット９で演算処理を施し、同様の演算をオン
ラインコンピュータで実行後、結果をボート１２を介し
て受は取り、前記演算結果と同一の場合のみ正当なカー
ドアクセスであることを確認する。

前記確認の結果、正当なカードアクセスと判定した場合
はＲＡＭｌ０内の読み出し許可フラグ１〇−３を′１″
にし、ＰＲ，ＯＭＩ　ｌ内のコンフィデンシャル・ゾー
ン１１−２内のデータ読み出しを許可する。不一致の場
合Ｆｉ読み出し許可フラグ１〇−３は０″とし、コンフ
ィデンシャル・ゾーン１０−３内のデータ読み出しを許
可しないと共に、以後のカードアクセスを禁止する。

次に、ＲＯＭ２に格納されているプログラムにおいてコ
ンフィデンシャル・ゾーン１１−２へのアクセス彷令が
実行され几場合はコンフィデンシャル・ゾーンアクセス
判定ルーチン（ＲＯＭＺ内のプログラム）に分岐し、以
下の処理を行なう（第６図参照）。

■　コンフィデンシャル・ゾーンアクセスルーチンでは
、最初に当該命令がデータライト命令かデータリード命
令か判別する。

■　■の猪果データライト命令と判定すると、書込み禁
止フラグ１１−３の値をチェックし、１０″の場合は書
込みが許可され九としてアドレスデータ、書込みデータ
を各々アドレスバス３、データバス４に出力後、ライト
信号線１５をハイレベルにしてコンフィデンシャル・ゾ
ーンへの書込み動作をＦＲＯＭＩＩ　に行なわせる。

そして以後コンフィデンシャル・ゾーンへの書込みを禁
止したい場合には書込み禁止フラグ１１−３を１１″に
する。ま之、曹込み禁止フラグ１１−３が′１″の場合
は書込み禁止であるので書込み動作（ツ°行なわず、ア
クセスニラ−ルーチンを実行する。

■の結果データリード命令と判別すると、ＲＡｈｉｌＯ
内の読み出し許可フラグ１０−３の値をチェックし、１
”の場合はコンフィデンシャル・ゾーン内のデータ読み
出しが許可されたとしてアドレスバス３にアドレスデー
タを出力後、リードストローブａ１６ｆｃハイレベルト
シ、コンフィデンシャル・ゾーン１１−２よＦ）ｆ−タ
をデータバス４上に証み出す。また読み出し許可フラグ
１０−３が０″の場合は読み出し動作は行なわず、アク
セスニラ−ルーチンと実行する。

■　アクセスエラー処理ルーチンではアクセスエラーの
回数の計数などの処理全行ない、その値によりカードを
使用不能とするような処理を行なう。

よって最初のカード使用時に、必要なデータをコンフィ
デンシャル・ゾーン１１−２にプロセッサの命令により
書込んでおいて書込み禁止フラグ１１−３’）セットし
、以後のコンフィデンシャル・シー７１１−２へのデー
タ書込みを禁止しておけば、前記のコンフィデンシャル
・ゾーンアクセス判定ルーチンを用いることにより、次
回からのカード使用時にはコンフィデンシャル・ゾーン
への再書込みは禁止される。

以上述べ念ように従来のシングルチップマイクロコンピ
ュータにおいては、秘匿データ？格納スるコンフィデン
シャル・ゾーンに対するアクセス管理をすべてユーザー
のソフトウェアにより行なっている。このようなマイク
ロコンピュータをカードに搭載し之場合、外部から通信
手段などによる不当なアクセスまたは内蔵ＲＯＭパター
ンの解読により、上記コンフィデンシャル・ゾーンへ不
当なデータが書込まれることが考えられる。またデータ
メモリとして紫外縁消去型読み出し専用メモ１．１　（
ＵＶＥＰ几ＯＭ）が使用さｎている時は、ＲＯＭセルに
常に電圧？印加している場合もあるので、プログラムが
暴走した時、書込み禁止フラグのデータが失わ詐た勺、
コンフィデンシャル・ゾーンに対し不当な書込みが行な
われ、その結果カードが使用不可能となる危険性がある
。さらにデータメモリに電気消去型読み出し専用メモ！
Ｊ　（ＥＥＰＲＯＭ）が使用されている場合には、書込
み命令が実行されると２８０Ｍ　　内部で自動的に書込
み用の電圧が生成されるので、前記ＵＶＦＲＯＭの場合
と同様、コンフィデンシャル・ゾーンに対し、不当な書
込みが行なわれる可能性がある。

〔発明が解決しようとする問題点〕

上述したように、従来のデータメモリにおける書込み禁
止の領域であるコンフィデンシャル・ゾーンへのアクセ
スをソフトウェアによＪ！理しているシングルチップマ
イクロコンピュータにおいては、秘匿データを格納して
いるコンフィデンシャル・ゾーンへのアクセス管理をす
べてソフトウェアによって行なっているので、そのソフ
トウェアが伺らかの方法で解読されてしまい、不正なア
クセスが行なわれてコンフィデンシャル・ゾーン内のデ
ータが失わ詐たり、また故意にデータが書き換えられる
危険性が生じる。てらに前記ソフトウェアが暴走した場
合、同様にコンフィデンシャル・ゾーン中の秘匿データ
が曹き侯えられる危険性かりシ、ソフトウェアのみによ
るメモリ管理はフェイル・セーフの面において不完全と
いう欠点があった。

〔問題点を解決するための手段〕

本発明におけるシングルチップマイクロコンピュータは
、単一半導体基盤上に書込み可能なＲＯＭ　（Ｐｒｏｇ
ｒａｍｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ
。

以下ＦＲＯＭと称する）及びコンピュータ機能を集積し
たシングルチップマイクロコンビエータにおいて、前記
ＦＲＯＭ　　中に特定領域を有し、再使用可能な半固定
の書込み禁止フラグ及び前記領域を選定するアドレスデ
コード回路から成るアクセス制御回路と備え、前記特定
領域に対し前記アクセス制御回路により書込みを禁止す
ることによル、前記領域内のデータに対しフェイル・セ
ーフを実現しかつ前記半固定書込み禁止フラグの消去手
段を内蔵することにより再使用を可能としたことを特徴
とする。

従来のシングルチップマイクロコンピュータにおいては
、コンフィデンシャル・ゾーンへのアクセスの管理をソ
フトウェアのみによって行なっていたため、プログラム
暴走時または不当なアクセスにより、データの書込みが
上記ゾーンに対し行なわれる可能性が存在することに対
し、本発明は簡単なアクセス制御回路を付加し、より確
実なフェール・セーフが容易に得られるという優れた効
果が得られる。

さらに、本発明におけるシングルチップマイクロコンピ
ュータは、前記ＦＲＯＭ　　中の特定領域？指定する再
使用可能な半固定のアドレスレジスタ、及び再使用可能
な半固定の書込み禁止フラグ、前記アドレスレジスタと
アドレスデータの内容を比較する比較器から成るアクセ
ス制御回路を備え、前記特定領域に対し前記アクセス制
御回路によシ書込みを禁止することによ）、前記特定領
域内データに対しフェイル・セーフを実現し、前記特定
領域の指定がフレキシブルに行なえかつ前記半固定アド
レスレジスタ及び書込み禁止フラグの消去手段を内蔵す
るようにしてもよい。

〔実施例−１〕 次に本発明に係わるシングルチップマイクロコンピュー
タの第１の実施例について第１図、第２図を用いて説明
する。

第１図は本発明に係わる第１の実施例のシングルチップ
マイクロコンピュータのブロック図である。第２図は第
１図におけるアクセス制御回路１４の詳訓図である。

まず構成要素の説明を行なう。

本発明に係わる第１の実施例のシングルチップマイクロ
コンピュータにおいては、ＦＲＯＭＩＩ　と本実施例で
新たに追加し几アクセス制御回路１４以外の構成要素は
、第５図に示す従来例と相違がないので、以下ＦＲＯＭ
ＩＩ　　とアクセス制御回路１４について構成及び力作
を第２図を用いて説明する。

第２１ｆＡ　Ｋ示ｊ　ＰＲＯＭＩ　１　ハＵＶＥＰＲＯ
Ｍ　ｔ　＊ｔｄＥＥＰＲ，ＯＭで、その中には従来例と
同様、暗証番号格納領域ｘ１−１、コンフィデンシャル
・ゾーン１１−２を有している。またＦＲＯＭＩＩはア
クセス判定回路１４からのコンフィデンシャル・ゾーン
ライトストローブ信号線１４−１０を受は取るとアドレ
スバス３上のアドレスデータで指足されるアドレスにデ
ータバス４上のデータ？格納する。

アクセス制御回路１４はアドレスデコーダ１４−１、書
込み禁止フラグ１４−２、及び３個の２人カアンドゲー
トから構成されるブロックである。

アドレスデコーダ１４−１はアドレスバス３上のアドレ
スデータをデコードし、コンフィデンシャル・ゾーン１
１−２の領域が選択でれた場合に、コンフィデンシャル
・ゾーン選Ｒｍｘ４−ｒをハイレベルにする。

書込み禁止フラグ１４−２は、コンフィデンシャル・ゾ
ーン１１−２への書込みを禁止するためノフラクで、Ｆ
ＲＯＭ　　空間上にマツプさｎており、内ｉＪＦＲＯＭ
　　へのライトラ行なうプロセッサの専用命令でセット
し、−旦セットするとリセット不可能なＦＲＯＭ　　セ
ルで構成される半固定フラグである。

書込み禁止フラグ１４−２は、Ｉ’ＲＯＭＩＩ内のセル
と同一のセルで構成された１ビツトのフラグで、ＦＲＯ
Ｍｌｌ　がＵＶＥＰＲＯＭ　　−Ｃ構成されｆｃ場合は
、第４−１図に示すようにセレクト線１８、プログラム
線２０がハイの時かつライト電圧が印加されている時に
フラグがセットされ、書込み禁止線１４−６がハイとな
る。

セレクト線１８は、ＦＲＯＭｌｌ　によって上記フラグ
に対応したアドレスに対するアクセスの時のみハイとな
る。

ＦＲＯＭＩＩ　カＩＪ：ＰＩｊＯＭ　　！り構成すｆ’
Ｌルｉ合は、第４−２図に示すように上記ＵＶＩ）ＲＯ
Ｍの場合に加えて消去砿２１が存在する。

消去腺２１は、プロセッサの専用命令によシＰＲＯＭｌ
１内の全てのＥＥＦＲＯＭ　セルの内容と消去する時の
みＦＲＯＭｌｌがハイとする。

書込み禁止フラグ１４−２の出力である書込み禁止線１
４−６とコンフィデンシャル・ゾーン選択線１４−７は
第１のアントゲ−）１４−８に入力され、前記アンドゲ
ートの出力１４−９は第２のアントゲ−）１４−１２に
入力される。

第１のアンドゲートの出力１４−９とライト信号線１５
は第２のアントゲ−）１４−１２に入力され、第１のア
ンドゲートの出力１４−９がロウレベルで、ライト信号
線１５がハイレベルの時、コンフィデンシャル・ゾーン
ライトストローブ信号線１４−１０がハイレベルとなる
。

第１のアンドゲートの出力１４−９とライト信号線１５
は第３のアンドゲート１４−１３に入力され、第１のア
ンドゲートの出力１４−９がハイレベル（＠込ミ禁止中
にコンフィデンシャル・ゾーンが選択された時）で、ラ
イト信号１５が入丈されると、コンフィデンシャル・ゾ
ーンライトストローブ信号線１４−１０はロウレベルの
ままで、アクセスエラー割込み信号線１４−１１よりア
クセスエラー割込み信号分割込み処理制御回路１３に対
し発生する。

上記構成要素を用いて、コンフィデンシャル・ゾーンア
クセスの際の動作説明を行なう。

以下、ＦＲＯＭＩＩ内のＰＲ，ＯＭは、ＥＥＰＲＯＭに
より構成てれているものとする。

まｆｉ初にコンフィデンシャル・ゾーン１１−２に、カ
ード使用時に必要な最重要秘匿データをプロセッサの命
令にようプログラムする。この書込み動作は、アドレス
バス３上のアドレスデータをＰＲＯＭＩ　ｌ　内のアド
レスデコード部がデコードし、ライト信号線１５をハイ
レベルにすることにより、データバス４上のデータを書
込むことにより行なわれる。この時は書込み禁止フラグ
１４−２はセットされていないので、第１のア／ドゲー
ト１４−８の出力１４−９は常にロウレベルであり、コ
ンフィデンシャル・ゾーン１１−２と含めＦＲＯＭ　　
メモリ全体に自由にデータを書込むことができる。

次に、以上の動作で必要なデータをコンフィデンシャル
・ゾーン１１−２＋で誉込んだら、以後のコンフィデン
シャル・ゾーン１１−２への書込ミを不可能にするため
、プロセッサのＰｌｌ、ｏＭ　　ライト専用命令により
書込み祭主フラグ１４−２のマツプされたアドレスに対
し書込み全行なう。

その時、ＦＲＯＭＩＩ　はセレクト線１８、プログラム
線２０をハイとし、ライト電圧１９を供給して書込み禁
止フラグ１４−２ｔ−セットする。書込み禁止フラグ１
４−２は一旦セットされると、プロセッサの専用命令に
より全てのＰＲＯＭ　セルを消去する場合以外リセット
できない半固定フラグであるので、以後書込み禁止線１
４−６は常に７１イレベルとなる。よって以後アドレス
デコーダ１４−１によりコンフィデンシャル・ゾーンが
選択されてコンフィデンシャル・ゾーン選択１１４−７
がハイレベルとなると、第１のアンドゲートの出力１４
−９はハイレベルとなり、ライト信号線１５がハイレベ
ルであっても第２のアンドゲート１４−１２の出力であ
るコンフィデンシャル・ゾーンライトストローブ線１４
−１０はロウレベルとなルノテ、以後はフンフイデンシ
ャル・ゾーン１１−２への書込みは全く不可能となる。

また、もしコンフィデンシャル・ゾーン１１−２へのデ
ータ書込み禁止中にデータを書込む動作を行なえば、第
３のアントゲ−）１４−１３に二りアクセスエラー割込
み信号線１４−１１よシ、ノンマスカブルな割込み信号
？発生し、プロセッサにアクセスエラーの割込み処理を
実行させる。

従って木簡１の実施例においては、半固定の書込み禁止
フラグなど簡単なハードウェアを付加することにより、
コンフィデンシャル・ゾーン内のデータに対する不轟な
書き換えや、プログラムの暴走によるコンフィデンシャ
ル・シー７　内ノデータの消失を防ぐことができ、フェ
ール・セーフが完全となる。

ま几、半固定フラグをＦＲＯＭ　　セルで構成している
ので、特殊な半導体製造技術を使用することなく容易に
実現可能である。

さらに本実施例におけるようにＦＲＯＭ　　とじてＥＥ
ＦＲＯＭを便用し友場合、プロセッサの専用命令により
ＦＲＯＭ　　セルの内容を全て消去することにより再便
用することが可能であり、ＩＣカードの再利用が可能と
なりコストの低下に大きな効果がある。

以上が本発明の第１の実施例におけるコンフィデンシャ
ル・ゾーンへのデータ書込み動作であるが、コンフィデ
ンシャル・ゾーン内のデータ読み出し動作については従
来例と同様に行ない、不正なアクセスに対する対処はソ
フトウェア処理によシ行なう。

〔実施例−２〕 次に本発明に係わるシングルチップマイクロコンピュー
タの第２の実施例について、第１図、第３図を用いて説
明する。

第１図は本発明における第２のシングルチップマイクロ
コンピュータのブロック図である。この第１０のブロッ
ク図は第１の実施例におけるブロック図と同一のもので
ある。第３図は第１図におけるアクセス制御回路１４の
詳細図である。

まず構成要素の説明を行なう。

本発明に係わる第２の実施例のシングルチップマイクロ
コンピュータにおいては、アクセス制御回路１４以外の
構成要素は第１の実施例のものと相違がないので、以下
アクセス制御回路１４のみについて第３図を用いて説明
する。

第３図に示すアクセス制御回路１４はアドレスレジスタ
１４−２１、比較器１４−２０、書込み禁止フラグ１４
−２、及び３個のアンドゲートを有している。

アドレスレジスタ１４−２１はＦＲＯＭ　セルで構成さ
れる８ビツトのレジスタで、上位７ビツトによりＦＲＯ
Ｍ　　領域のコンフィデンシャル・ゾーン１１−２の上
位アドレスを記憶し、最下位ビットは書込み禁止フラグ
１４−２となっている。アドレスレジスタ１４−２１の
各ビットは前記第１の実施例における書込み禁止フラグ
と同様な構成となっており、−度データを書込んだら書
き換え不可能な半固定のレジスタである。ま几このレジ
スタはＦＲＯＭ　空間上にマツプされている。

比較Ｗ１４２０はアドレスバス３上のアドレスデータの
上位７ビツトとアドレスレジスタ１４−２１に格納され
ている７ビツトのアドレスデータを比較し、一致したら
コンフィデンシャル・ゾーン選択線１４−７をハイレベ
ルにする。

上記構成要素を用いて、コンフィデンシャル・ゾーンア
クセスの際の動作説明と行なう。

以下、Ｐｌ’ｌ、ＯＭ　　ブロック１１は、ＥＥＰＲＯ
ｈｌで構成されているとする。

まず最初に第１の従来例と同様にコンフィデンシャル・
ゾーン１１−２にカード使用時に必要な秘匿データなど
をプロセッサの命令により格納する。この時は書込み東
上フラグ１４−２はセ、ソトされていないので、第１の
アンドゲートの出力１４−９はロウレベルであり、ライ
ト信号線１５がノ・インベルになればコンフィデンシャ
ル・ゾーンライトストローブ線１４−１０がハイレベル
となるので、コンフィデンシャル・ゾーン１１−２に含
めＦＲＯＭ　　メモリ全体に自由にブータラ書込むこと
ができる。

次に以上の動作で必要なデータをコンフィデンシャル・
ゾーン１１−２に書込んだら、　ＦＲＯＭライトを行な
うプロセッサの専用命令によりアドレスレジスタ１４−
２１のマツプされているアドレスＶこ対しデータバス４
上のデータをライトしアドレスレジスタ１４−２１にコ
ンフィデンシャル・ゾーンを指定するアドレス上位の７
ビツトデータと、書込み禁止フラグ１４−２である竜下
位ビットに１″ｆｔ：格納して書込み禁止フラグ１４−
２ｆｆ：セットする。不用２の実施例におけるアドレス
レジスタ１４−２１は７ビツトのアドレスデータを洛７
泊する構成になっているので、アドレスバスが１６ビｙ
）の場合、ＦＲＯＭ　　セル全５１２バイト単位に指定
できるが、前記アドレスレジスタ１４−２１のビブト長
を変更することにより、任意の客層のメモリ領域をコン
フィデンシャル・ゾーンとして指定できる。以上アドレ
スレジスタ１４−２１にデータを設定することにより、
コンフィデンシャル・シー７１１−２のアドレス値が確
定し、以後コンフィデンシャル・シー：／１１−２への
データ書込みが禁止でれる。

次にアドレスレジスタ１４−２１に対しＰＲＯ八１へイ
トを行なうプロセッサ専用命令を用いてアドレスレジス
タ１４−２１に対応したアドレスにたいしデータバス上
のデータをライトし、書込み禁止フラグ１４−２をセッ
トしｔ後、コンフィデンシャル・ゾーン１１−２への書
込みが実行されたとする。比較器１４−２０はアドレス
バス３上のコンフィデンシャル・ゾーンのアドレス領域
ドアドレスレジスタ１４−２１内のコンフィデンシャル
・ゾーンのアドレスデータの一致を検出し、そＯ−４信
号？コンフィデンシャル・ゾーン選択線１４−７に出力
してコンフィデンシャル・シー７１１−２が選択された
ことを通知する。しかし書込み禁止フラグ１４−２がセ
ラ）−Ｊれていることによ＃）書込み禁止線１４−６は
ハイレベルであるので、第１のアンドグー）１４−８％
第２のアントゲ−）１４　１２によりライト信号線１５
がアクティブになっても、コンフィデンシャル・ゾーン
ライトストローブｆｆＪ１４　１０１ｄハイレベルとな
らｆ、コンフィデンシャル・ゾーンへのデータ書込みは
行なうことができない。さらに第１のアンドゲートの出
力１４−９がハイレベルで（書込み禁止中にコンフィデ
ンシャル・ゾーンが選択された時）ライト信号腺１５が
ハイレベルになると、第３のアンドゲート１４−１３に
よりアクセスエラー割込み信号１４−１１を発生し、プ
ロセッサにアクセスエラーの割込み処理を実行させる。

よって上述のように、本第２の実施例においては半固定
のアドレスレジスタ（書込み禁止フラグを含む）及び比
較器を付加することにより、コンフィデンシャル・ゾー
ン１１−２の領域の指定を行なうことができる。さらに
前記アドレスレジスタは半固定である九め、前記コンフ
ィデンシャル・ゾーン領域指定後の前記領域の変更及び
コンフィデンシャル・ゾーン内のデータの不当な書き換
えやプログラムの暴走によるコンフィデンシャル・ゾー
ン内のデータの破壊を防止することができ、コンフィデ
ンシャル・ゾーンのフェイル・セーフが完全となる。

さらに本第２の実施例におけるようにＰＲＣ）Ｍとして
ＥＥＰＲＯＭを用いた場合、プロセッサの専用命令によ
、９ＦＲＯＭ　　セルの内容を全て消去することにより
再（史用が可能であり、ＩＣカードの再使用を可能とす
るため、コストの低下に大きな効果がある。

次にコンフィデンシャル・ゾーン内のデータ読み出しに
ついてであるが、こ扛も前記従来列と同様に行ない、不
正なアクセスに対する対処はソフトウェア処理によシ行
なう。

〔発明の効果〕

以上説明したように本発明においては、従来データメモ
リとして使用しているＦＲＯＭブロックに対し、書込み
禁止フラグやＰＲＯ，’ｄ　　メモリ中のコンフィデン
シャル・ゾーンに対するアドレスデコーダまたはアドレ
スレジスタ、比較器など簡単なハードウェア乞付力口す
ることにより、従来コンフィデンシャル・ゾーンへのデ
ータ書込み禁止をソフトウェア処理によう行なっていた
時に生じる不当なデータ書込みに対してセキュリティ性
？より高める効果がある。

−ｉ７ｊＲＯＭ内のプログラムが暴走し友場合でも、コ
ンフィデンシャル・ゾーン内のデータは前記ハードウェ
アにより完全に保護されるため、より確実なフェイル・
セーフが実現できる効果がある。

さらに上記書込み禁止フラグ、アドレスレジスタをＦＲ
ＯＭ　　セルで構成することにより既存の半導体製技術
金柑いることによシ容易に実現可能であり、また、プロ
セッサの専用命令により全てのＦＲＯＭ　　セルの内容
？消去することにより高度セキュリティを損なうことな
（ＩＣカードの再使用が実現可能であるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の第１及び第２の実施例におけるシング
ルチップマイクロコンピュータのブロック図、第２図は
第１図における第１の実施例のアクセス制御回路及びＰ
Ｒ，ＯＭ　　の詳細図、第３図は第１図における第２の
実施例のアクセス制御回路及びＦＲＯＭ　　の詳細１１
第４−１図は本発明におけるＵＶＰＲＯＭセルで構成て
れた書込み禁止フラグの構成図、第４−２図は本発明に
おけるＥＥＰ−ＲＯＭセルで構成された書込み素止フラ
グの１成図、第５図は従来のシングルチップマイクロコ
ンピュータのブロックｌ、第６図は従来のコンフィデン
シャル・ゾーンアクセスのフローチャートである。 １・・・・・・プログラムカウンタ、２・・・・・・＞
％ＯＭ、３・・・・・・アドレスバス、４・・・・・・
ｆ−’；’バス、５・川・・３令レジスタ、６・・・・
・・命令デコーダ、７・山・・テンポラリレジスタ、８
・・・・・・テンポラリレジスタ、９．・・・・・算術
論理演算ユニット、１ｏ・・・・・・Ｒ，ＡＭ、１０−
１・・・・・・汎用レジスタ群、１０−２・・・・・・
キー人力データ格納領域、１０−３・・・・・・読み出
し許可フラグ、１１・・・・・・ＰＲＣ鴇　１１−１・
・・・・・暗証番号格納ｆｌ、１１−２・・・・・・コ
ンフィデンシャル・ゾーン、１１−３・・・・・・書込
み禁止フラグ、１２・・・・・・ポート、１３・・・・
・・割込み制御回路、１４・・・・・・アクセス制御回
路、１４−１・・・・・・アドレスデコーダ、１４−２
・・・・・・書込み禁止フラグ、１４−６・・・・・・
書込み禁止！、１４−７・・・・・・コンフィデンシャ
ル・ゾーン選択か、１４−８・・・・・・第１のアント
ゲ−）、１４−９・・・・・・第１のアンドゲートの出
力、１４−１０・・・・・・コンフィデンシャル・ゾー
ンライトストローブ線、１４１１・・・・・・アクセス
エラー割込み信号線、１４−１２・・・・・・第２のア
ンドゲート、１４−１３・・・・・・第３のアンドゲー
ト、１４−２０・・・・・・比較器、１４−２１・・・
・・・アドレスレジスタ、１５・・・・・ライト信号線
、１６・・・・・・リー　トストロープ信号線、１８・
・・・・・セレクト線、１９・・・・・・ライト電圧、
２０・・・・・・プログラム綜、２１・・・・・・消去
線。 １″会 万３０ 筋４−１０ 第４−２図

Claims (1)

【特許請求の範囲】
1. （１）単一半導体基盤上に書込み可能なＲＯＭ及びコン
   ピュータ機能を集積したシングルチップマイクロコンピ
   ュータにおいて、前記ＲＯＭ中に特定領域を有し、再使
   用可能な半固定の書込み禁止フラグ及び前記領域を選定
   するアドレスデコード回路とを含むアクセス制御回路を
   備え、前記特定領域に対し前記アクセス制御回路により
   書込みを禁止することにより、前記領域内のデータに対
   しフェイル・セーフを行ない、かつ前記半固定書込み禁
   止フラグの消去手段を内蔵することにより再使用を可能
   としたことを特徴とするシングルチップマイクロコンピ
   ュータ。