JPS6357953B2 - - Google Patents
Info
- Publication number
- JPS6357953B2 JPS6357953B2 JP57078852A JP7885282A JPS6357953B2 JP S6357953 B2 JPS6357953 B2 JP S6357953B2 JP 57078852 A JP57078852 A JP 57078852A JP 7885282 A JP7885282 A JP 7885282A JP S6357953 B2 JPS6357953 B2 JP S6357953B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- conductive substrate
- semiconductor layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
- H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
- H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/169—Thin semiconductor films on metallic or insulating substrates
- H10F77/1692—Thin semiconductor films on metallic or insulating substrates the films including only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/206—Electrodes for devices having potential barriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明は薄膜半導体装置における電極形成方法
に関するものである。
に関するものである。
従来の単結晶を用いた半導体デバイスに対し
て、近年はアモルフアスシリコン（以下ａ−Siと
略記）をはじめとする非晶質、微結晶質（マイク
ロクリスタル）または多結晶質を用いた薄膜半導
体デバイスの開発が活発に行われている。このよ
うな非晶質、微結晶質及び多結晶質の半導体デバ
イスは、膜質の抵抗率が大きいため膜の水平方向
への電流の広がりが小さいこと、及び電磁的また
は熱的な手段を利用して結晶化すれば抵抗率が小
さくなる等の特性をもつことが知られている。本
発明はこれらの特性を活用した新規な薄膜半導体
層の電極形成方法を提供するものである。
て、近年はアモルフアスシリコン（以下ａ−Siと
略記）をはじめとする非晶質、微結晶質（マイク
ロクリスタル）または多結晶質を用いた薄膜半導
体デバイスの開発が活発に行われている。このよ
うな非晶質、微結晶質及び多結晶質の半導体デバ
イスは、膜質の抵抗率が大きいため膜の水平方向
への電流の広がりが小さいこと、及び電磁的また
は熱的な手段を利用して結晶化すれば抵抗率が小
さくなる等の特性をもつことが知られている。本
発明はこれらの特性を活用した新規な薄膜半導体
層の電極形成方法を提供するものである。
まず以下に従来から用いられている薄膜半導体
デバイスとして、ａ−Si太陽電池の構造を説明す
る。
デバイスとして、ａ−Si太陽電池の構造を説明す
る。
第１図に従来のステンレス基板１上に形成され
たｐ−ｉ−ｎ接合アモルフアス太陽電池２の構造
断面図を示す。第１図ａは透明導電膜３で被われ
た受光面側の電極４に対して他方の電気的端子５
を下部、即ち導体基板１側に設けた場合であり、
第１図ｂは物理的または化学的な手段で基板１上
の一部の半導体薄膜を除去して、他方の電極６を
基板１に対して同じ上面側に設けたものである。
第１図ａの構造では他方の電極が基板１の裏面に
位置することになり、半導体デバイスを設置する
場所や配線が著しく制限されるという欠点があ
り、また第１図ｂの構造では半導体層をエツチン
グ除去しなければならず、製造工程が煩雑になつ
たり、受光面が著しく減縮されるという欠点があ
つた。
たｐ−ｉ−ｎ接合アモルフアス太陽電池２の構造
断面図を示す。第１図ａは透明導電膜３で被われ
た受光面側の電極４に対して他方の電気的端子５
を下部、即ち導体基板１側に設けた場合であり、
第１図ｂは物理的または化学的な手段で基板１上
の一部の半導体薄膜を除去して、他方の電極６を
基板１に対して同じ上面側に設けたものである。
第１図ａの構造では他方の電極が基板１の裏面に
位置することになり、半導体デバイスを設置する
場所や配線が著しく制限されるという欠点があ
り、また第１図ｂの構造では半導体層をエツチン
グ除去しなければならず、製造工程が煩雑になつ
たり、受光面が著しく減縮されるという欠点があ
つた。
本発明は、従来装置のように配線や設置のため
に制限及び電極形成のために複雑な工程を要する
ことなく、特に半導体層の同一面側からｐ及びｎ
の両電極を導出する構造に適用して効果の著しい
電極形成方法を提供する。
に制限及び電極形成のために複雑な工程を要する
ことなく、特に半導体層の同一面側からｐ及びｎ
の両電極を導出する構造に適用して効果の著しい
電極形成方法を提供する。
第２図は本発明による一実施例を示す側面図
で、ステンレス、アルミニウム等の金属基板又は
絶縁体上に導電層を被着した導電性基体１１上に
太陽電池として機能し得るａ−Si１２が積層され
ている。該ａ−Si１２は、ｐ−ｎ、ｐ−ｉ−ｎ、
Ｍ−Ｉ−Ｓ、シヨツトキー等の接合を備え、これ
らの接合が単数又は複数に積層されて、入射光を
受けることにより光起電力を発生する。
で、ステンレス、アルミニウム等の金属基板又は
絶縁体上に導電層を被着した導電性基体１１上に
太陽電池として機能し得るａ−Si１２が積層され
ている。該ａ−Si１２は、ｐ−ｎ、ｐ−ｉ−ｎ、
Ｍ−Ｉ−Ｓ、シヨツトキー等の接合を備え、これ
らの接合が単数又は複数に積層されて、入射光を
受けることにより光起電力を発生する。
上記ａ−Si１２の表面には出力を取り出すため
の２つの電極、透明電極膜１３及び１５が形成さ
れている。ここで透明電極膜１３はａ−Si１２の
受光面の電極として設けられ、従つて受光面のほ
ぼ大部分を被つて形成されている。一方透明電極
膜１５はａ−Si１２の相対する裏側から出力を取
り出すための電極で、上記透明電極膜１３とは離
れて形成されている。透明電極膜１３及び１５の
夫々には銀ペースト等による端子１４，１６が形
成されている。第３図は上記太陽電池の斜視図で
ある。
の２つの電極、透明電極膜１３及び１５が形成さ
れている。ここで透明電極膜１３はａ−Si１２の
受光面の電極として設けられ、従つて受光面のほ
ぼ大部分を被つて形成されている。一方透明電極
膜１５はａ−Si１２の相対する裏側から出力を取
り出すための電極で、上記透明電極膜１３とは離
れて形成されている。透明電極膜１３及び１５の
夫々には銀ペースト等による端子１４，１６が形
成されている。第３図は上記太陽電池の斜視図で
ある。
上記電極端子１６の側についてはａ−Si層１２
の裏面からの出力を導出するため、透明電極膜１
５と基板１１とで挟まれた領域１７の薄膜半導体
層に電気的なパルスを与えて接合を破壊して低抵
抗化し、該低抵抗化された領域に透明電極膜１５
を介して電極端子１６が形成される。
の裏面からの出力を導出するため、透明電極膜１
５と基板１１とで挟まれた領域１７の薄膜半導体
層に電気的なパルスを与えて接合を破壊して低抵
抗化し、該低抵抗化された領域に透明電極膜１５
を介して電極端子１６が形成される。
上記薄膜半導体層の接合を破壊して低抵抗化す
るため、本発明においては上記のような電気的な
パルスを用いている。次に電気的パルスによる接
合破壊方法を説明する。
るため、本発明においては上記のような電気的な
パルスを用いている。次に電気的パルスによる接
合破壊方法を説明する。
タンデム型アモルフアス太陽電池は、ステンレ
ス／p1−i1−n1／p2−i2−n2／ITO構造からなり、
各層の膜厚は、p1＝700Å、i1＝4000Å、n1＝150
Å、p2＝150Å、i2＝600Å、n2＝150Å、ITO＝
700Åに作製されている場合を挙げる。上記太陽
電池に、この場合はステンレス基板側をアースに
n2側電極１６を正電圧となる逆バイアスをパルス
状で印加する。第４図ａに示すような印加電圧＋
50V、パルス幅４ｍsecのパルスを１回作用させ
ると領域１７の直列抵抗Rsは第５図Ｂに示すよ
うな分布を示し、また第４図ｂのように逆パルス
−正パルスを対として印加すると第５図Ｃのよう
に抵抗値を減少し、更に上記第４図ｂのパルスを
２回作用させると抵抗値は第５図Ｄのように一層
低い値に分布し、20Ω以下を示した。抵抗値をゼ
ロにすることはできないが、電磁的な手段で１〜
100Ω以下に低下させることができる。
ス／p1−i1−n1／p2−i2−n2／ITO構造からなり、
各層の膜厚は、p1＝700Å、i1＝4000Å、n1＝150
Å、p2＝150Å、i2＝600Å、n2＝150Å、ITO＝
700Åに作製されている場合を挙げる。上記太陽
電池に、この場合はステンレス基板側をアースに
n2側電極１６を正電圧となる逆バイアスをパルス
状で印加する。第４図ａに示すような印加電圧＋
50V、パルス幅４ｍsecのパルスを１回作用させ
ると領域１７の直列抵抗Rsは第５図Ｂに示すよ
うな分布を示し、また第４図ｂのように逆パルス
−正パルスを対として印加すると第５図Ｃのよう
に抵抗値を減少し、更に上記第４図ｂのパルスを
２回作用させると抵抗値は第５図Ｄのように一層
低い値に分布し、20Ω以下を示した。抵抗値をゼ
ロにすることはできないが、電磁的な手段で１〜
100Ω以下に低下させることができる。
処で領域１７における抵抗の値が太陽電池の特
性に及ぼす影響を実験した結果を示す。第６図は
面積１cm2のアモルフアスシリコン太陽電池を照度
200ルツクスの蛍光灯下で動作させた時の直列抵
抗の影響を示したものである。
性に及ぼす影響を実験した結果を示す。第６図は
面積１cm2のアモルフアスシリコン太陽電池を照度
200ルツクスの蛍光灯下で動作させた時の直列抵
抗の影響を示したものである。
また第７図は直列抵抗と電気的特性の減少率と
の関係を示したものである。第６図及び第７図か
ら読み取れるように直列抵抗の値が100Ωの時、
特性の減少率は２％位であり、この程度の値なら
ほとんど影響がないことが解つた。従つて上記パ
ルス印加によつて得られた20Ω以下の抵抗値は第
６図、第７図に示した100Ω以下であることから、
アモルフアス太陽電池の特性を劣化させないこと
は明らかである。
の関係を示したものである。第６図及び第７図か
ら読み取れるように直列抵抗の値が100Ωの時、
特性の減少率は２％位であり、この程度の値なら
ほとんど影響がないことが解つた。従つて上記パ
ルス印加によつて得られた20Ω以下の抵抗値は第
６図、第７図に示した100Ω以下であることから、
アモルフアス太陽電池の特性を劣化させないこと
は明らかである。
上記実施例は基体としてそれ自体が導電体であ
る金属板を用いたが、ガラスのような透光性絶縁
板を用いても構成することができる。
る金属板を用いたが、ガラスのような透光性絶縁
板を用いても構成することができる。
また基板上に一体的に形成された薄膜半導体層
の複数の電極膜を形成し、該電極膜に上記接合破
壊による低抵抗処理を施こして、各電極間で構成
されるユニツトセル間を直列に接続して構成する
場合にも適用することができる。
の複数の電極膜を形成し、該電極膜に上記接合破
壊による低抵抗処理を施こして、各電極間で構成
されるユニツトセル間を直列に接続して構成する
場合にも適用することができる。
以上本発明によれば、導電性基板上に形成され
た接合を備えた膜の横方向の抵抗の大きい薄膜半
導体層を備えた薄膜半導体装置の、上記半導体層
の導電性基板と接した側に電気的に接続され電極
を形成するに際して、薄膜半導体層の所望部分に
接合に対して少なくとも逆バイアスの電気的なパ
ルス信号を与えることによつて、接合を破壊して
低抵抗領域を形成し、この低抵抗領域上に電極膜
を被着するようになしているため、簡単な方法で
半導体層に接した導電性基板に確実に電気的に接
続された電極を形成することが出来、しかも電極
を設けるための作業を、導電性基板の半導体層の
形成されていない側から行なう必要もなく、また
エツチングによつて半導体層の一部を除去して導
電性基板を露出させて電極を設けたり、あるいは
エツチングによつて半導体層の一部を除去して、
接合を島状に分離して半導体層表面に電極を設け
る必要もなく、同一平面上に電極を簡単に設ける
ことが出来、電極形成の作業性が向上することに
なる。
た接合を備えた膜の横方向の抵抗の大きい薄膜半
導体層を備えた薄膜半導体装置の、上記半導体層
の導電性基板と接した側に電気的に接続され電極
を形成するに際して、薄膜半導体層の所望部分に
接合に対して少なくとも逆バイアスの電気的なパ
ルス信号を与えることによつて、接合を破壊して
低抵抗領域を形成し、この低抵抗領域上に電極膜
を被着するようになしているため、簡単な方法で
半導体層に接した導電性基板に確実に電気的に接
続された電極を形成することが出来、しかも電極
を設けるための作業を、導電性基板の半導体層の
形成されていない側から行なう必要もなく、また
エツチングによつて半導体層の一部を除去して導
電性基板を露出させて電極を設けたり、あるいは
エツチングによつて半導体層の一部を除去して、
接合を島状に分離して半導体層表面に電極を設け
る必要もなく、同一平面上に電極を簡単に設ける
ことが出来、電極形成の作業性が向上することに
なる。
第１図ａ，ｂは従来の光応答半導体デバイスの
断面図、第２図は本発明による一実施例の半導体
デバイスの断面図、第３図は同実施例による半導
体デバイスの斜視図、第４図は本発明に適用する
低抵抗化のために印加するパルス波形図、第５図
は印加パルス数と抵抗分布の関係を示す図、第６
図及び第７図はアモルフアス太陽電池の直列抵抗
が特性に及ぼす影響を示す図、 １１：ステンレス基板、１２：ａ−Si、１３，
１５：透明電極、１４，１６：電極端子、１７：
低抵抗領域。
断面図、第２図は本発明による一実施例の半導体
デバイスの断面図、第３図は同実施例による半導
体デバイスの斜視図、第４図は本発明に適用する
低抵抗化のために印加するパルス波形図、第５図
は印加パルス数と抵抗分布の関係を示す図、第６
図及び第７図はアモルフアス太陽電池の直列抵抗
が特性に及ぼす影響を示す図、 １１：ステンレス基板、１２：ａ−Si、１３，
１５：透明電極、１４，１６：電極端子、１７：
低抵抗領域。
Claims (1)
- 【特許請求の範囲】 １ 導電性基板上に形成された接合を備えた膜の
横方向の抵抗の大きい薄膜半導体層の上記導電性
基板と接した側に電気的に接続された電極を形成
する方法において、 上記導電性基板上の薄膜半導体層の一部に、接
合に対して少なくとも逆バイアスの電気的なパル
ス信号を与えて少なくとも該接合を破壊して低抵
抗領域を形成し、 該低抵抗領域上に電極膜を被着して該電極膜を
上記低抵抗領域を介して上記導電性基板に電気的
に接続してなること を特徴とする薄膜半導体装置の電極形成方法。 ２ 前記電気的なパルス信号は正逆両方向からな
る電気的なパルス信号であることを特徴とする特
許請求の範囲第１項記載の薄膜半導体装置の電極
形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078852A JPS58196061A (ja) | 1982-05-10 | 1982-05-10 | 薄膜半導体装置の電極形成方法 |
| US06/492,675 US4570332A (en) | 1982-05-10 | 1983-05-09 | Method of forming contact to thin film semiconductor device |
| DE19833317108 DE3317108A1 (de) | 1982-05-10 | 1983-05-10 | Duennfilm-halbleiterbauteil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078852A JPS58196061A (ja) | 1982-05-10 | 1982-05-10 | 薄膜半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58196061A JPS58196061A (ja) | 1983-11-15 |
| JPS6357953B2 true JPS6357953B2 (ja) | 1988-11-14 |
Family
ID=13673352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078852A Granted JPS58196061A (ja) | 1982-05-10 | 1982-05-10 | 薄膜半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196061A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4697041A (en) * | 1985-02-15 | 1987-09-29 | Teijin Limited | Integrated solar cells |
| JP2632736B2 (ja) * | 1990-03-12 | 1997-07-23 | シャープ株式会社 | 薄膜半導体装置 |
| FR2795667B1 (fr) * | 1999-07-02 | 2001-10-12 | Essilor Int | Outil de lissage pour surface optique, en particulier pour lentille ophtalmique |
| DE102007011403A1 (de) | 2007-03-08 | 2008-09-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Frontseitig serienverschaltetes Solarmodul |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5132504B2 (ja) * | 1971-11-16 | 1976-09-13 | ||
| US4356817A (en) * | 1980-07-03 | 1982-11-02 | The Procter & Gamble Company | Inserter for vaginal product |
-
1982
- 1982-05-10 JP JP57078852A patent/JPS58196061A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58196061A (ja) | 1983-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745078A (en) | Method for integrated series connection of thin film solar cells | |
| US4542255A (en) | Gridded thin film solar cell | |
| US7498508B2 (en) | High voltage solar cell and solar cell module | |
| US4443652A (en) | Electrically interconnected large area photovoltaic cells and method of producing said cells | |
| US6441297B1 (en) | Solar cell arrangement | |
| JP3203078B2 (ja) | 光起電力素子 | |
| US4624045A (en) | Method of making thin film device | |
| US5034068A (en) | Photovoltaic cell having structurally supporting open conductive back electrode structure, and method of fabricating the cell | |
| US5268037A (en) | Monolithic, parallel connected photovoltaic array and method for its manufacture | |
| US5391236A (en) | Photovoltaic microarray structure and fabrication method | |
| US4879251A (en) | Method of making series-connected, thin-film solar module formed of crystalline silicon | |
| KR20010074628A (ko) | 실리콘 박막, 집적 태양 전지, 모듈 및 그 제조방법 | |
| JPS60240171A (ja) | 太陽光発電装置 | |
| US4570332A (en) | Method of forming contact to thin film semiconductor device | |
| US5633526A (en) | Photodiode array and method for manufacturing the same | |
| US4401840A (en) | Semicrystalline solar cell | |
| JPH1065198A (ja) | 直角三角形型太陽電池モジュール及びその製造方法 | |
| JPS6357953B2 (ja) | ||
| JP2786600B2 (ja) | 薄膜太陽電池及びその製造方法 | |
| JPS6357952B2 (ja) | ||
| JP3209700B2 (ja) | 光起電力装置及びモジュール | |
| JP3133269B2 (ja) | 太陽電池パネル | |
| JP2968404B2 (ja) | 光起電力装置の製造方法 | |
| JPS6316913B2 (ja) | ||
| JPS6252927A (ja) | 薄膜半導体装置の電極形成方法 |