JPS6357963B2

JPS6357963B2 -

Info

Publication number: JPS6357963B2
Application number: JP58247506A
Authority: JP
Inventors: Kazuo Kametani
Original assignee: Elmec Corp
Current assignee: Elmec Corp
Priority date: 1983-12-27
Filing date: 1983-12-27
Publication date: 1988-11-14
Also published as: JPS60139002A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は分布定数型の電磁遅延線に係り、特に
マイクロストリツプ線路のようなインピーダンス
線路を用いた電磁遅延線の改良に関する。

〔従来技術とその問題点〕

従来この種の電磁遅延線としては、誘電体層の
一主面にアース電極を形成するとともにその対向
主面に直線状の細長い導線路を形成してなるマイ
クロストリツプ線路を用いる構成のものが、基本
的構成としてよく知られている。

このような電磁遅延線は、特性インピーダンス
Zoが、 Zo＝〔87／√＋1.41〕ln 〔5.98h／（0.8ω＋ｔ）〕 ……(1) （但しεは誘電体の比誘電率、ｈは誘電体層の
厚み、ωは導線路の幅、ｔは導線路の厚みであ
る）で決定され、遅延時間tdは td＝3.336√0.475＋0.67ns／ｍ ……(2) で示される。従つて、遅延時間tdは誘電体層の比
誘電率のみに依存し、導線路の幅や誘電体層の厚
さに依存しない。

このような電磁遅延線は、10〜20GHzの周波数
帯まで使用可能であるが、超高周波帯における損
失の少ない誘電体層としてふつ素樹脂を用いた場
合、1nsの遅延量を得るのに約20cmの長さを必要
とし、形状が大型化する。

従つて、電子部品としてプリント基板上に実装
すると広いスペースを占めるうえ、他の電子部
品、例えばIC等と一緒に実装するには接続が長
くなる等して好ましくない。

一方、このような電磁遅延線の大型化を改善す
る提案もある。すなわち、第１図に示すように、
一主面にアース電極１を形成した誘電体層２の対
向主面に、長さＷの導線路をピツチＰで折れ曲げ
た折れ曲がり線路３を形成してなるマイクロスト
リツプ線路を用いた電磁遅延線である。なお、図
中ｈは誘電体層２の厚み、ωは折れ曲がり線路３
を形成する導線路の幅、ｔはその導線路の厚みで
ある。

このように構成された電磁遅延線は、ある程度
の小型化が可能であるが、小型化するにも限度が
あり、超高速化と超小型化を同時に実現すること
は困難であつた。

本発明者は、その原因を検討した結果、小型化
を阻害する要因として次の理由のあることが分か
つた。

第１図に示す電磁遅延線において、入力端４に
信号を加えると、その信号は図中矢印の方向に伝
播してゆく。この場合に、折れ曲がり線路３を流
れる電流に着目すると、折れ曲がり線路３は、電
磁遅延線の軸方向Ｘ−Ｘに直角な方向（幅方向）
に並行配置された主導線路５と、各主導線路５の
両端をつなぐ副導線路６に分けられ、各主導線路
５を流れる電流は、隣接する主導線路５間で互い
に逆方向に流れる。

第２図は第１図の電磁遅延線をその幅方向の中
央にてＸ−Ｘに添つて垂直に切断した状況を示す
縦断面図である。この図からも分かるように、隣
接する主導線路５には互いに逆方向の電流が流れ
るので、隣接する主導線路５間は負の結合係数−
k₁を持ち、一つ置いた主導線路５間は同方向の電
流が流れて正の結合係数k₂を持つ。以下、順次離
れた主導線路５間は順次電流が逆、正、逆……と
なり、結合係数も−k₃，k₄……となる。なお、各
主導線路５は図示を省略した左右の主導線路とも
結合している。

ここで各結合係数の大きさのみに着目すると、
これらの主導線路５間の距離が小さいほど大きい
のでk₁＞k₂＞k₃＞k₄＞……となる。

そして、各主導線路５が持つ実効インダクタン
スは、上述の各結合係数を有する相互誘導を加え
たものとなる。従つて、符号を考慮してこれらの
相互誘導を合成すると必ずその合成値が負とな
り、その負の値だけ折れ曲がり線路３の実効長が
減少し、遅延時間も減少する。すなわち、遅延時
間は、折れ曲がり線路３の実寸法の線路長を上述
した(2)式に適用して求めた値よりも少なくなる。

そして、電磁遅延線の超小型化を図るために、
折れ曲がり線路３のピツチＰや導線路の幅ωを小
さくして主導線路５間の間隔を狭くすると、折れ
曲がり線路３の実寸法に対する電気的な実効長の
減少割合が増加し、寸法上の長さを長くしても遅
延時間をそれほど大きくすることができなくな
る。

しかも、折れ曲がり線路３を高密度化するほど
電気的な実効長の減少割合が急増する。さらに、
寸法上の長さを長くしても遅延時間を大きくでき
ないことは、損失も急増することを意味する。

また、上述したように、負の結合が強い電磁遅
延線は、遅延時間を減少させるばかりでなく、遅
延特性の平坦度の劣化や遮断周波数の低下をもた
らし、出力パルス波形の立ち上がりを劣化させ
る。

すなわち、負結合による遅延時間減少の割合が
周波数に対して一定ではなく、負の結合が強いほ
ど高い周波数よりも低い周波数の方がより多く減
少する傾向があるので、高密度化するほど遅延特
性の平坦度が悪化する。遮断周波数も負の結合が
強いほどその低下が著しい。

このような、折れ曲がり線路３を用いた電磁遅
延線は、立ち上がりの速い超高速パルス入力に対
して立ち上がりが遅く、後に詳述する第１７図Ａ
に示すようなオーバシユートの大きい波形歪を持
つたパルス応答出力となるので、超高速化と超小
型化を同時に実現することが困難であつた。その
ため、要求される電磁遅延線の遅延時間と立ち上
がり時間が決定されると、電磁遅延線の寸法もあ
る範囲の大きさに限定されていた訳である。

なお、折れ曲がり線路３を用いた電磁遅延線と
しては、過去に上述したような構成を基本にして
実施したいくつかの例もあるが、いずれの例にあ
つてもマイクロストリツプ線路における種々の結
合係数の値と極性に着目して分析したものはな
く、超高速信号に好適しかつ超小型化を達成する
ようなものは見当たらない。

〔発明の目的〕

本発明はこのような状況の下になされたもの
で、超高速かつ超小型の電磁遅延線を提供するも
のである。

〔発明の構成と効果〕

このような目的を達成するために本発明は、主
導線路を順次折り返すように折れ曲げて連結され
た折れ曲がり線路が、誘電体を介してアース電極
と対向してなる電磁遅延線において、前記主導線
路が、第１の仮想面とこの第１の仮想面に間隔Ｔ
で対向する第２の仮想面とを交互にピツチＰで折
り返されてなり、前記間隔ＴおよびピツチＰを０
＜Ｔ／Ｐ＜１の範囲に選定するようにしたもので
ある。

このような本発明の構成によれば、折れ曲がり
線路において生ずる負の結合係数を別の正の結合
係数によつて適当に減少もしくは打ち消すことが
可能となり、負の結合係数による影響を制御する
ことができる。

そのため、マイクロストリツプ線路が本来有す
る性能を発揮しつつ、超高速化および超小型化を
同時に達成できる。

〔発明の実施例〕

以下本発明の詳細を説明する。なお、従来例と
共通する部分には同一の符号を付す。

まず、本発明の実施例を説明する前に、本発明
の原理を説明する。

第３図は本発明の原理を説明する図であり、第
２図と同様に折れ曲がり線路３の縦断面を示して
いるが、主導線路５のみを取り出して示したもの
で、副導線路６、アース電極１および誘電体層２
を省略している。

図において、紙面方向から電流の流れ出る主導
線路５を順方向導線路５ａとし、紙面方向に向か
つて電流の流れる主導線路５を逆方向導線路５ｂ
とすれば、折れ曲がり線路３は、順方向導線路５
ａおよび逆方向導線路５ｂが交互に間隔Ｔをおい
てピツチＰで配置されて形成されている。換言す
れば、順方向導線路５ａの中心が第１の仮想面Ｕ
上に配置され、この第１の仮想面Ｕから間隔Ｔ離
れた第２の仮想面Ｖ上に逆方向導線路５ｂの中心
が配置されている。

ここで図中、左から順方向導線路５ａを２本お
よび逆方向導線路５ｂを１本の計３本（便宜上
Ａ，Ｂ，Ｃとする）のみに着目すると、間隔Ｔと
ピツチＰの比をＴ／Ｐ＝0.866に選定すれば、各
線路Ａ，Ｂ，Ｃが正三角形の各々の頂点に位置す
るようになる。この場合、導線路Ａ−Ｂ間と導線
路Ａ−Ｃ間が等距離となるので、結合係数k₁とk₂
の大きさは等しくなる。

そして間隔ＴとピツチＰの比をＴ／Ｐ＞0.866
とすれば結合係数がk₁＜k₂となり、Ｔ／Ｐ＜
0.866では結合係数がk₁＞k₂となることが分かる。
すなわち間隔ＴとピツチＰの比Ｔ／Ｐを適当に選
択することにより、結合係数k₁とk₂の大きさの関
係を適当に選定することができる。

従つて、折れ曲がり線路３を高密度化して主導
線路５を接近させた場合、結合が強くなることは
防げないが、電磁遅延線の特性に強く影響する結
合係数k₁をk₂で減少させたり打ち消すことが可能
となり、結合係数k₁の値を制御できる。また、間
隔ＴとピツチＰの比がＴ／Ｐ＞０ならば、Ｔ／Ｐ
＝０すなわち各順方向導線路５ａおよび逆方向導
線路５ｂが同一面上に配置される場合よりも結合
係数K₂がK₁を打ち消す効果が強くなることは明
らかである。さらに、説明を省略するが、結合係
数K₃以下についても同様の効果が生ずることも
容易に分かる。

そのため、従来例で説明したような悪影響を抑
えることが可能となり、超高速化と超小型化を同
時に実現できる。そして、折れ曲がり線路３を用
いた電磁遅延線における特性インピーダンスおよ
び遅延時間は、上述の(1)式および(2)式で得られる
値に近い値となり、本来のマイクロストリツプ線
路の特性を維持したまま、超小型化が可能とな
る。

第４図および第５図は本発明の一実施例を示す
部分斜視図および部分縦断面図である。

両図において偏平な帯状の誘電体層２の全下面
にはアース電極１が形成され、これら誘電体層２
およびアース電極１が一体的に縦断面台形状の波
形に折れ曲げ形成されており、山部７と谷部８が
繰り返し間隔をおいて形成されている。

誘電体層２上面側において、各山部７の各上面
９に逆方向導線路５ｂが形成され、隣合う山部７
間の谷部８に順方向導線路５ａが形成され、副導
線路６が山部７の斜面に形成されて順方向導線路
５ａと逆方向導線路５ｂを結んで折れ曲がり線路
３が成形されている。

このような構成の電磁遅延線においても、順方
向導線路５ａの中心を結ぶ面が第１の仮想面Ｕと
なり、逆方向導線路５ｂの中心を結ぶ面が第２の
仮想面Ｖとなり、その間の間隔がＴとなつてい
る。

ところで、第３図における理論説明では、間隔
ＴとピツチＰの比を0.866とすれば結合係数k₁と
k₂が打ち消し合うと述べたが、第４図のような構
成の電磁遅延線においてＴ／Ｐ＝0.866にすると、
第１図に示す電磁遅延線のような間隔Ｔが零の場
合より、立ち上がりも速く、遅延時間の低下もな
い電磁遅延線が得られる。

しかし、第１図の構成とは逆に、高周波領域で
の遅延時間が低周波領域よりも小さくなり、超高
速のパルス入力に対してプリシユートのやや大き
い波形歪を持つたパルス応答出力が得られる傾向
にある。そして、最適なパルス応答出力の得られ
る関係は、Ｔ／Ｐ＝0.866よりも小さい値で得ら
れることが分かつた。

これは、結合係数の遅延特性に及ぼす影響は、
その結合係数の値が同じ場合には遠く離れた線路
間の方が大きくなるからである。

また、たとえ最適パルス応答出力の得られる値
よりもＴ／Ｐが小さくても、Ｔ／Ｐ＞０の範囲で
間隔ＴとピツチＰを選定すれば、Ｔ／Ｐ＝０の場
合よりも遅延時間の増加と、立ち上がり時間およ
び波形歪が改善されることが確められる。

一方、第４図に示す構成において、間隔Ｔとピ
ツチＰの比を0.866より大きくすると、正の結合
が強くなつてプリシユートの波形歪が一層増加す
る傾向になるが、多少のプリシユートは実用上問
題とならない場合も多い。さらに、正の結合が強
くなると、第１図の場合とは逆に、折れ曲がり線
路３の実寸法を上述した(2)式に適用して得られる
値よりも大きい遅延時間が得られるようになり、
その点では有用である。

従つて、電磁遅延線の設計にあたつては、目的
とする用途によつて間隔ＴとピツチＰの比を選定
すればよく、具体的実験例は後述するが０＜Ｔ／
Ｐ＜１の範囲内において選定するこによつて、
種々の目的において本発明の効果を発揮すること
が可能であることが確認された。

第６図〜第８図は、本発明の他の実施例を示す
部分斜視図、部分平面図および部分縦断面図であ
る。

図において誘電体層２の下面全体にはアース電
極１が形成され、誘電体層２の上面側には電磁遅
延線の軸方向Ｘ−Ｘを横切るような台形部１０が
間隔をおいて複数形成されている。従つて、誘電
体層２の片側には肉薄部と肉厚部が交互に繰り換
えし配置された状態となつている。

各台形部１０の上面１１には逆方向導線路５ｂ
が形成され、隣合う台形部１０間の低部１２には
順方向導線路５ａが形成され、台形部１０の斜面
に形成した副導線路６でこれら逆方向導線路５ｂ
および順方向導線路５ａを結んで折れ曲がり線路
３が形成されている。

なお、逆方向導線路５ｂおよび順方向導線路５
ａの特性インピーダンスは等しくなければならな
いので、各導線路の厚みを同じにすれば、上述の
(1)式から分かるように、逆方向導線路５ｂの幅
ω₂よりも順方向導線路５ａの幅ω₁を狭くする必
要がある。また、副導線路６についても、台形部
１０の斜面に形成されるので、その幅が変化する
ように形成する必要がある。

このような構成の電磁遅延線においても、低部
１２に位置する順方向導線路５ａの中心を結ぶ面
が第１の仮想面Ｕとなり、台形部１０の上面１１
に位置する逆方向導線路５ｂの中心を結ぶ面が第
２の仮想面Ｖとなり、その間の間隔、すなわち順
方向導線路５ａおよび逆方向導線路５ｂにおける
誘電体層２の厚みh₁とh₂の差（h₂−h₁）がＴとな
つている。そして、間隔ＴおよびピツチＰの間隔
を０＜Ｔ／Ｐ＜１の範囲で選定すれば本発明の目
的達成が可能である。

第９図および第１０図は、さらに本発明の他の
実施例を示す部分斜視図および部分縦断面図であ
る。

この実施例に示す電磁遅延線は、誘電体層２の
下面全体にアース電極１を形成し、厚みの厚い逆
方向導線路５ｂとそれより薄い順方向導線路５ａ
を、誘電体層２の上面にその軸Ｘ−Ｘ方向を横切
るようにして交互に形成して構成されている。

このような構成の電磁遅延線においては、誘電
体層２の厚みが一定であるが、折れ曲がり線路３
の順方向導線路５ａと逆方向導線路５ｂの厚み
h₁，h₂が異なつている。すなわち、順方向導線路
５ａおよび逆方向導線路５ｂの幅をω₁，ω₂（ω₁＞
ω₂）とすると、上述の(1)式から分かるように、
逆方向導線路５ｂおよび順方向導線路５ａを同じ
特性インピーダンスにするために、順方向導線路
５ａと逆方向導線路５ｂの厚みをh₁＜h₂としなけ
ればならない。

そして、順方向導線路５ａと逆方向導線路５ｂ
の厚みをh₁＜h₂とすれば、逆方向導線路５ｂと順
方向導線路５ａの中心間に差（h₂−h₁）／２が生
じ、この差を実質的に間隔Ｔとして機能させるこ
とが可能である。換言すれば、順方向導線路５ａ
の中心が第１の仮想面Ｕに位置し、逆方向導線路
５ｂが第２の仮想面Ｖに位置する。

この構成の電磁遅延線においても、間隔Ｔとピ
ツチＰの関係を０＜Ｔ／Ｐ＜１の範囲で適当に選
択すればよい。

なお、本発明にあつては、第６図〜第８図の構
成と第９図、第１０図の構成を併用した電磁遅延
線を構成することも可能である。

以上説明した電磁遅延線の各実施例は、誘電体
層２の一方の主面側で、順方向導線路５ａと逆方
向導線路５ｂを間隔Ｔで折り返すように構成して
いる。しかし、本発明の電磁遅延線は、例えば以
下に示すようにこれらの例に限定されない。

第１１図〜第１３図は本発明のさらに他の実施
例を示す平面図、側面図および縦断面図である。

この電磁遅延線は、偏平で細長いアース電極１
の外周に誘電体層２が形成され、この誘電体層２
の外周に導線路がピツチＰで単層ソレノイド状に
巻かれ、アース電極１を挟むように折れ曲がり線
路３が形成されている。

すなわち、この構成の電磁遅延線においては、
誘電体層２の幅の広い対向面上の順方向導線路５
ａおよび逆方向導線路５ｂ中心を結ぶ面が第１の
仮想面Ｕおよび第２の仮想面Ｖとして機能してお
り、間隔ＴとピツチＰの関係を０＜Ｔ／Ｐ＜１の
範囲で適当に選定すればよい。なお、順方向導線
路５ａと逆方向導線路５ｂは並行に配置されずに
斜めとなるが、本発明の目的達成には支障はな
い。

さらに、第１４図〜第１６図は本発明の他の例
を示すものであり、比較的薄く細長い誘電体層２
の中に導線路を偏平な単層ソレノイド状に巻いて
折れ曲がり線路３が理設するように形成し、誘電
体層２の外周をアース電極１で覆つてなるもので
あり、偏平な筒形のアース電極１の中に誘電体層
２を介して折れ曲がり線路３が配置された構成と
なつている。

この構成の電磁遅延線は、２枚のアース電極１
の間に誘電体層２を介して１本の導線路を配置し
たストリツプ線路の変形と考えることができる。
さらに、折れ曲がり線路３をアース電極１でシー
ルドする構成となつているので、外部回路との不
要な結合や雑音に影響され難いし、チツプ形の構
成にも適する。

この電磁遅延線においても、折れ曲がり線路３
の間隔ＴとピツチＰの関係を０＜Ｔ／Ｐ＜１の範
囲で適当に選定すればよい。さらに、第１１図〜
第１３図の構成と、第１４図〜第１６図の構成を
併用して電磁遅延線を構成することが可能であ
る。

このように、本発明の電磁遅延線は、折れ曲が
り線路３を誘電体層２の一主面側に形成する例に
限らず、誘電体層２の対向面側を第１の仮想面お
よび第２の仮想面としたり、折れ曲がり線路３自
ら第１の仮想面および第２の仮想面を形成するよ
うに構成することも可能である。

なお、上述の各実施例において、折れ曲がり線
路３の導線路は、断面四角形のものを用いたが、
断面円形等、任意に選択できる。さらに、第１の
仮想面Ｕおよび第２の仮想面Ｖも厳密な平面に限
定されない。

第１７図は上述した電磁遅延線の構成において
本発明者が実測した出力波形図である。

第１７図Ａは、第１図に示す構成の電磁遅延線
において、比誘電率2.4程度のふつ素樹脂を誘電
体層２に用い、ω＝0.7mm、ｔ＝0.035mm、ｈ＝
0.33mm、Ｗ＝7.3mm、Ｐ＝２mmで10ピツチの折れ
曲がり線路３を形成し、寸法上の折れ曲がり線路
３の長さを166mmにして実験したものである。

すると、遅延時間td＝640ps、立ち上がり時間
（振幅の10％−90％間）tr＝150ps、特性インピー
ダンス52Ωとなつた。さらに、電磁遅延線の良さ
を示す指数、遅延時間tdと立ち上がり時間trの比
はtd／tr＝4.27となり、また遅延時間は負の結合
が影響して(2)式による値よりも14％減少してい
る。

これに対して第１１図〜第１３図に示す構成の
電磁遅延線を、ω＝0.9mm、ｔ＝0.035mm、ｈ＝
0.33mm、Ｗ＝10mm、Ｔ＝1.35mm、Ｐ＝1.4mmで10ピ
ツチの折れ曲がり線路３を形成することにより
Ｔ／Ｐ＝0.96とし、寸法上の導線路の長さを215
mmで実験した。なお、符号Ｗは電磁遅延線の導線
路間における最も離れて対向する部分間の間隔で
ある。

この構成においては第１７図Ｂの波形で示され
るように遅延時間td＝1.06psとなり、Ｔ／Ｐ＝
0.96ではプリシユートの波形歪が大きくなつて立
ち上がり後の肩が下がつた出力波形となる。その
ため、立ち上がり時間trは、通常の測定法である
振幅の10％−90％間では測定できないが、20％−
80％の範囲で測定することにより、立ち上がり時
間tr′＝70ps、特性インピーダンス75Ωとなつた。

さらに、正結合によつて遅延時間は(2)式による
値よりも10％程度増加している。電磁遅延線の用
途によつては（例えばTTLやECL等の論理回路
を駆動するパルス信号を遅延させる場合）振幅の
20％−80％の間の立ち上がり時間を問題とするの
で、第１７図Ｂに示すような波形でも十分実用的
である。しかし、間隔ＴとピツチＰの比Ｔ／Ｐが
大きくなつて１以上になると、立ち上がりの肩が
振幅の80％以下に低下して実用的でなくなる。

第１７図Ｃは、第１１図〜第１３図に示す構成
の電磁遅延線において、ω＝0.5mm、ｔ＝0.035
mm、ｈ＝0.63mm、Ｗ＝13mm、Ｔ＝1.4mm、Ｐ＝４
mmで10ピツチの折れ曲がり線路３を形成すること
によりＴ／Ｐ＝0.35とし、寸法上の導線路の長さ
は280mmで実験したものである。

すると、遅延時間td＝1.24ps、立ち上がり時間
tr＝70ps、特性インピーダンス110Ω、さらに電
磁遅延線の良さを示す指数td／tr＝17.7となり、
非常に良い値が得られた。遅延時間は、(2)式によ
る値より１％程度少ないが、略等しい値が得ら
れ、立ち上がり時間が速く波形歪の少ないマイク
ロストリツプ線路の性能が発揮され、本発明の効
果が良好であることが分かる。

以上説明したように本発明の電磁遅延線は、主
導線路を順次折り返すように折れ曲げて形成され
た折れ曲がり線路のその主導線路が、第１の仮想
面とこの第１の仮想面に間隔Ｔで対向する第２の
仮想面とを交互にピツチＰで折り返され、これら
ＴおよびＰを０＜Ｔ／Ｐ＜１の範囲に選定したの
で、主導線路間で生ずる負の結合の制御が容易と
なつて超高速化および超小型化を同時に達成可能
となる。

【図面の簡単な説明】

第１図は従来の電磁遅延線を示す部分斜視図、
第２図は第１図の電磁遅延線における結合関係を
示す図、第３図は本発明の電磁遅延線の理論を説
明する縦断面図、第４図および第５図は本発明の
一実施例を示す部分斜視図および部分縦断面図、
第６図〜第８図は本発明の他の実施例を示す部分
斜視図、部分平面図および部分縦断面図、第９図
および第１０図は本発明の他の実施例を示す部分
斜視図および部分縦断面図、第１１図〜第１３図
は本発明のさらに他の実施例を示す平面図、側面
図および部分縦断面図、第１４図〜第１６図は本
発明のさらに別の実施例を示す平面図、側面図お
よび部分縦断面図、第１７図は電磁遅延線の示す
出力波形図である。１……アース電極、２……誘電体（誘電体層）、
３……折れ曲がり線路、５……主導線路、５ａ…
…順方向導線路、５ｂ……逆方向導線路、６……
副導線路、７……山部、１０……台形部、Ｕ……
第１の仮想面、Ｖ……第２の仮想面。

Claims

【特許請求の範囲】１主導線路を順次折り返すように折れ曲げて連
結させた折れ曲がり線路が、誘電体を介してアー
ス電極と対向してなる電磁遅延線において、前記折れ曲がり線路の前記主導線路が、第１の
仮想面とこの第１の仮想面に間隔Ｔで対向する第
２の仮想面とを交互にピツチＰで折り返されてな
り、前記間隔ＴおよびピツチＰが０＜Ｔ／Ｐ＜１
の範囲に選定されてなることを特徴とする電磁遅
延線。２前記折れ曲がり線路は、縦断面波形に形成さ
れた誘電体の高部と低部を前記主導線路が交互に
折り返されてなる特許請求の範囲第１項記載の電
磁遅延線。３前記折れ曲がり線路は、誘電体の片面に交互
に形成された肉厚部と肉薄部を前記主導線路が交
互に折り返されてなる特許請求の範囲第１項記載
の電磁遅延線。４前記折れ曲がり線路は、平らな誘電体上を厚
みの厚い線路と薄い線路で前記主導線路が交互に
折り返されてなる特許請求の範囲第１項記載の電
磁遅延線。５前記折れ曲がり線路は、アース電極の外周に
誘電体を介して前記主導線路が単層ソレノイド状
に巻かれて交互に折り返されてなる特許請求の範
囲第１項記載の電磁遅延線。６前記折れ曲がり線路は、筒型のアース電極内
に誘電体を介して前記主導線路が単層ソレノイド
状に巻かれて交互に折り返されてなる特許請求の
範囲第１項記載の電磁遅延線。