JPS6358550A - シミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、各種制御システムの制御プログラムなどの
模擬実行を行うためのシミュレータに関する。

さらに詳細には、この発明は、そのような制御プログラ
ムなどの割込み機能のテストおよびデバッグを行う場合
に最適なシミュレータに関する。

［従来の技術］ 各種制御システムの制御プログラムなどの開発は、しば
しばハードウェアの開発より先行する。

この場合、シミュレータを用いてプログラムを模擬実行
させ、そのテストおよびデバッグが行われる。

従来、そのようなシミュレータは計算機システム上でソ
フトウェアによって実現されているが、対象とするプロ
グラムの割込み機能のテストおよびデバッグを行う場合
、予めコマンドによって割込み要求を登録しておき、対
象プログラムの模擬実行を行わせい割込みを発生させる
ようになっている。

また、別の別込みを発生させるには、先に登録した一つ
の割込みが発生してから、改めて割込み要求をコマンド
により登録し、対象プログラムの模擬を再開させる必要
がある。

［解決しようとする問題点］ 実機においては、ハードウェアからの割込みは非同期に
発生するものである。しかし、従来のシミュレータでは
、そのような実機環境に近い条件で割込みを発生させ、
割込み機能のテストおよびデバッグを行うことはできな
い。

また、多重割込みをサポートできない。

［発明の目的コ したがって、この発明の目的は、そのような割込みに関
連した問題点を解決し、制御システムなどのプログラム
を実機環境に近い条件で模擬し、割込み機能のテストお
よびデバッグを効果的に行うことができるシミュレータ
を提供することにある。

［問題点を解決するための手段］ この目的を達成するために、この発明によるシミュレー
タは、複数の割込みの要求を時間情報および割込みレベ
ル情報とともに記憶するための手段と、前記プログラム
の模擬実行中に、前記手段によって記憶されている複数
の割込みの要求の中から、その時間情報および割込みレ
ベル情報に従い、割込み発生時刻に到達した割込みの要
求を割込みレベルの高いものから優先的に受け付け、そ
の割込みを発生させるための手段とを有する構成とされ
る。

［作用］ このように、割込み発生時刻を指定するための時間情報
および割込みレベル情報とともに複数の割込みの要求を
記憶し、発生時刻に到来した割込みの要求を割込みレベ
ルの高いものから優先的に受け付けて、その割込みを発
生する構成である。

したがって、ハードウェアからの非同期な割込みを擬似
的に発生し、プログラムの割込み機能を実機環境に近い
条件でテストしデバッグを行うことができる。

また、複数の割込みの要求は時間情報および割込みレベ
ル情報とともに記憶されるから、多重割込みも容易に発
生させることができるので、プログラムの多重割込み機
能に関するテストおよびデバッグも容易に行うことがで
きる。

［実施例］ 以下、図面を参照し、この発明の一実施例について詳細
に説明する。

第１図は、この発明のシミュレータの機能的構成を簡略
化して示す概略ブロック図である。第２図は、このシミ
ュレータが実現される計算機システムの簡略化したシス
テム構成図である。また、第３図は割込み待ち行列の構
成図であり、第４図は割込みベンディングテーブルの構
成図である。。

まず第２図において計算機システムについて説明すれば
、１はメモリであり、これにはシステムバス２を介して
中央演算処理装置（ＣＰＵ）３およびチャネル４が接続
されている。チャネル４には、ディスク制御装置５を介
して磁気ディスク装置６が接続されている。

これ以外にも、キーボードディスプレイ装置なども一般
に含まれるが、この実施例の説明には直接関係しないの
で、図示されていない。

前記各部の機能は標準的であるから、その説明は割愛す
る。

次に第１図を参照し、このシミュレータについて説明す
るが、これは油泥計算機システム上でソフトウェアによ
って実現されるので、以下の説明において第２図も適宜
参照する。

／Ｏは模擬すべきプログラム（対象プログラム）の記憶
域およびその作業域としてのプログラムメモリであり、
実際には計算機システムのメモリ１の特定の領域／Ｏａ
が使用される。

なお、この対象プログラムは割込み処理ルーチンも含ん
でいるものである。

１２は機械語インタプリタ部であり、対象プログラムの
機械語命令を解釈し、その対象プログラムを計算機シス
テム上で動作させるものである。

なお、実行すべき機械語命令は、制御部２４内のプログ
ラムカウンタによって指定される。

この機械語インタプリタ部１２は、実際には計算機シス
テムのハードウェア資源を利用してソフトウェアにより
実現されるものであり、そのためのプログラムは、ある
磁気ディスク装置８からメモリ１の特定の領域１２ａに
ロードされＣＰＵ３により実行される。

１４は対象プログラムが搭載されるプロセッサ（例えば
ＭＣ８８０００）のステータスレジスタと同じステータ
スレジスタであり、その内容は各時点における同プロセ
ッサ（ターゲットプロセッサ）の杖態などを反映する。

このステータスレジスタ１４は、実際には計算機システ
ムのメモリ１の特定の領域１４ａ（ま；／’。

はＣＰＵ３の内部レジスタ）が用いられる。機械語イン
タプリタ部１２は、ステータスレジスタ１４のコンディ
シロンコードレジスタ部の参照、アクセスが可能である
。

１６は対象プログラムによって制御されるハードウェア
のＩ／Ｏ／Ｏ０定義ルーチンを格納したＩ／Ｏ定義ファ
イルであり、実際には計算機システムのある磁気ディス
ク装置６が用いられる。このＩ／Ｏ定義ルーチンには、
予め割込み登録命令が組み込まれている。

１８はＩ／Ｏ処理部であり、対象プログラムのＩ／Ｏ命
令が発行された場合に、対応したＩ／Ｏ定義ルーチンを
解釈してＩ／Ｏ／Ｏ０模擬する。

また、このＩ／Ｏ処理部１８は、Ｉ／Ｏ定義ルーチンの
割込み登録命令を検出した場合、割込み要求を割込み待
ち行列２０に登録する。つまり、このＩ／Ｏ処理部１８
は、対象プログラムからのＩ／Ｏアクセス時に、Ｉ／Ｏ
定義ルーチンの割込み登録命令に従って擬似的に割込み
要求を発生して割込み待ち行列に登録する機能も持って
いる。

このようなＩ／Ｏ処理部１８は計算機システム上でソフ
トウェアによって実現されるもので、そのためのプログ
ラムはある磁気ディスク装置６からメモリ１の特定の領
域１８ａにロードされ、ＣＰＵ３により実行される。

２２はＩ／Ｏ制御部であり、対象プログラムからのＩ／
Ｏアクセス時に機械語インタプリタ部１２から起動され
、そのアクセスアドレス、Ｉ／Ｏ区別、アクセスレング
スなどの情報、および出力の場合は出力データをＩ／Ｏ
処理部１８に渡して、Ｉ／Ｏ処理部１８を起動する。

また、このＩ／Ｏ制御部２２は一定周期で制御部２４か
ら起動される。その起動の度に、Ｉ／Ｏ制御部２２は割
込み待ち行列２０に登録されていル割込み要求のオフセ
ットサイクル数を一定数だけデクリメントする。そして
、オフセットサイクル数がゼロ以下の割込み要求を検索
し、その上うな割込み要求が見つかると、割込み発生要
求フラグ２６をセットするとともに、その割込み要求を
割込みベンディングテーブル２８に登録する。また、そ
の登録した割込み要求を割込み待ち行列２０から抹消す
る。

このようなＩ／Ｏ制御部２２は計算機システム上でソフ
トウェアによって実現されるもので、そのためのプログ
ラムはある磁気ディスク装置６からメモリ１の特定の領
域２２ａにロードされ、ＣＰＵ３によって実行される。

３０は対象プログラムの模擬実行に費やしたサイクル数
をカウントするためのサイクルカウンタであり、制御部
２４によってインクリメントされる。このサイクルカウ
ンタ３０の値は、Ｉ／Ｏ／Ｏ０タイミング制御などのた
めにＩ／Ｏ処理部１８から参照されるようになっている
。

前記制御部２４は、機械語インタプリタ部１２とＩ／Ｏ
制御部２２の起動制御などのシミュレータ全体の制御、
サイクルカウンタ３０のインクリメントなどのほか、後
述の割込み発生に関する制御、換言すれば、ターゲット
プロセッサにおける割込み発生時の例外処理状態と同様
な動作を行う。

したがって、この制御部２４は割込み発生要求フラグ２
６を参照でき、また、割込みベンディングテーブル２８
およびステータスレジスタ１４の参照および書き換えが
可能である。

このような制御部２４も計算機システム上でソフトウェ
アによって実現されるものであり、そのためのプログラ
ムはある磁気ディスク装Ｗ１６からメモリ１の特定の領
域２４ａにロードされ、ＣＰＵ３により実行される。

前記割込み待ち行列２０、割込み発生要求フラグ２６お
よび割込みベンディングテーブル２８としては、それぞ
れメモリ１の特定の領域２０ａ。

２６ａ＋　　２８ａが用いられる。

割込み待ち行列２０の構造は第３図に示される通りであ
り、複数の割込み要求のＩ／Ｏ番号、オフセットサイク
ルおよび割込みレベルの情報が順番に登録されるように
なっている。

ここで、オフセットサイクルは、割込み要求の発生時刻
（割込み登録命令の発行時刻）から割込み発生までの時
間（サイクル数）を示す時間情報であり、割込み登録命
令によって指定される。また、割込みレベルも割込み登
録命令によって指定される。

割込みベンディングテーブル２８の構造は第４図に示さ
れる通りである。図示のように、割込みベンディングテ
ーブル２８には、マスク解除待ちの割込み要求の数がレ
ベル別に登録される。

次に、割込み模擬動作を中心に、このシミュレータによ
る対象プログラムの模擬実行動作を説明する。

制御部２４の制御下で、機械語インタプリタ部１２はプ
ログラムメモリ／Ｏから対象プログラムの機械語命令を
順次読み出して解釈し、計算機システム上で模擬実行を
１テっでいくが、アクセスアドレスからＩ／Ｏ命令を検
出すると（ここではメモリマツプＩ／Ｏを想定している
）、機械語インタプリタ部１２はＩ／Ｏ制御２２に制御
を渡す。

制御を受けたＩ／Ｏ制御部２２は、アクセスアドレス、
■７０区別、アクセスレングス、さらに出力動作ならば
出力データをＩ／Ｏ処理部１８に渡して、Ｉ／Ｏ処理部
１８を起動する。

起動されたＩ／Ｏ処理部１８は対応するＩｌｏ　。

定義ルーチンを解釈し、対応したＩ／Ｏ動作を模擬する
。このＩ／Ｏ定義ルーチンに割込み登録命令が組み込ま
れている場合、その命令に従って割込み要求を割込み待
ちテーブル２０に登録する。

その登録内容は前述の通りである。

このようなＩ／Ｏ動作（および割込み登録動作）を終わ
ると、Ｉ／Ｏ制御部２２を通じて機械語インタプリタ部
１２に制御が戻され、対象プログラムの模擬実行が続け
られる。

このような対象プログラムの模擬実行中に、−定周期で
、制御部２４によってＩ／Ｏ制御部２２が起動される。

この起動を掛けられると、Ｉ／Ｏ制御部２２は、割込み
待ち行列２０に登録されている割込み要求のオフセット
サイクル数を一定数だけデクリメントし、オフセットサ
イクル数がゼロまでデクリメントした割込み要求を登録
順に検索する。

そのような割込み要求を一つ見つけると、割込み発生要
求フラグ２６をセットするとともに、その割込み霞求を
割込みベンディングテーブル２８に登録する。つまり、
その割込み要求のレベルに対応した割込みベンディング
テーブル２８内の割込み登録数をインクリメントする。

また、その割込みベンディングテーブル２８に登録した
割込み要求を割込み待ち行列２０から抹消する。

制御部２４は一つの機械語命令の解釈実行が終わる毎に
機械語インクプリタ部１２から制御が戻されるが、その
時に割込み発生要求フラグ２６をチェックする。この割
込み発生要求フラグ２６がリセット状態ならば、制御部
２４は機械語インタプリタ１２を起動して対象プログラ
ムの模擬実行を続けさせるが、割込み発生要求フラグ２
６がセット状態ならば、次に述べるような割込み発生制
御を行う。

まず、割込みベンディングテーブル２８の割込み登録数
が１以上の最高のレベルを検索し、その割込みレベルを
ステータスレジスタ１４の割込みマスクビットによって
指定されたレベルと比較し、前者の割込みレベルが後者
の指定レベルより高い場合、その割込みの易求を受け付
ける。

この場合、受け付けた割込み以外に割込みベンディング
テーブル２８に割込みが登録されていなければ、割込み
発生要求フラグ２６をリセットし、割込みベンディング
テーブル２８の受け付けた割込みレベルの割込み登録数
を１だけデクリメントし、ステータスレジスタ１４およ
びプログラムカウンタの内容をスタック領域（メモリ１
の特定領域）に退避させ、ステータスレジスタ１４のＳ
ビットを“１”にし、さらに、受け付けた割込みレベル
をステータスレジスタ１４の割込みマスクビットに設定
する。

このような準備処理が終わると、前記の受け付けた割込
みのレベルに対応した例外ベクタのアドレスを生成して
プログラムカウンタに設定し、機械語インタプリタ部２
４を起動する。

機械語インタプリタ部２４はプログラムカウンタの指定
に従って、受け付けた割込み要求のレベルに対応した割
込みルーチンの命令を１語ずつ読み出して解釈し、模擬
実行する。この場合も、１命令毎に制御部２４に制御が
戻され、制御部２４によってプログラムカウンタの更新
が行われ、また割込み発生要求フラグ２６のチェックが
行われる。

このようにして割込み処理ルーチンが模擬実行され、そ
のリターン命令が読み出されると、制御ｗ５２４はスタ
ック領域に退避されていた内容をステータスレジスタ１
４およびプログラムに戻し、割込みにより中断されてい
た対象プログラムの模擬実行を再開させる。

さて前述のように、割込み処理ルーチンの実行中におい
ても、その一つの命令を実行するたびに、制御部２４は
割込み発生要求フラグ２６をチェックする。

なお、この場合はステータスレジスタ１４のＳビットが
“１”であるので、それが“０″の場合とは、次に述べ
るように割込みレベルと割込みマスクレベルとの比較条
件が若干違う。

そのチェックで割込み発生フラグ２６がセット状態であ
ると、制御部２４は割込みベンディングテーブル２６内
の割込み登録数が１以上の最高の割込みレベルを検索し
、その割込みレベルとステータスレジスタ１４の割込み
マスクビットによるレベルとを比較する。前者のレベル
が後者のレベル以下の場合、その割込みは受け付けず、
実行中の割込みルーチンを実行を続ける。

前者の割込みのレベルが後者のレベルより高い場合、制
御部２４は実行中の割込み処理ルーチンの実行を中断し
、その割込み要求を受け付ける。

まず、その割込み登録数を１だけデクリメントし、また
、その時のステータスレジスタ１４およびプログラムカ
ウンタの内容をスタック領域に退避させ、ステータスレ
ジスタ１４のＳビットを“１”に設定し、さらに割込み
マスクビットを新しく受け付けた割込みレベルに設定す
る。

そして、新しく受け付けた割込みのレベルによって例外
ベクタのアドレスを生成してプログラムカウンタに設定
し、機械語インタプリタ部１２を起動させ、その割込み
処理ルーチンの模擬実行を行わせる。

この割込み処理ルーチンの模擬実行途中において、さら
にレベルの高い割込み要求が発生した場合にも、同様に
受け付けられる。

このように多重割込みが発生した場合、ある割込み処理
ルーチンが終了した後、中断していた別の割込み処理ル
ーチンが実行される。

ここまでの説明から明らかなように、このシミュレータ
によれば、ハードウェアからの非同期な割込みを擬似的
に自動的に発生させ、その処理を模擬することができる
。しかも、多重割込みの模擬が可能である。

このように、このシミュレータによれば、対象プログラ
ムの走るシステムの実機環境に近い条件で割込み処理の
模擬を行って、多重割込みも含めた割込み機能のテスト
およびデバッグを行うことができる。

以上、一実施例について説明したが、この発明はそれだ
けに限定されるものではない。

例えば、前記実施例においては、割込み要求のオフセッ
トサイクルの代わりに、割込み登録命令の発行時のサイ
クルカウンタ３０の値とオフセットサイクルの加算値を
時間情報として割込み待ち行列２０に登録してもよい。

こ゛のようにした場合、Ｉ／Ｏ制御部２２は前記実施例
におけるような時間情報の値のデクリメントを行わず、
その時間情報の値とサイクルカウンタ３０の値とを直接
的に比較し、発生要求時刻に達した割込み要求の検索を
行うことができる。

これ以外にも、この発明はその要旨を逸脱しない範囲内
で様々に変形して実施し得るものである。

［発明の効果］ 以上説明したように、この発明にあっては、割込み発生
時刻を指定するための時間情報および割込みレベル情報
とともに複数の割込みの要求を記憶し、発生時刻に到来
した割込みの要求を割込みレベルの高いものから優先的
に受け付けて、その割込みを発生するから、ハードウェ
アからの非同期な割込みを擬似的に自動的に発生し、プ
ログラムの割込み機能を実機環境に近い条件でテストし
デバッグを行うことができ、また、多重割込みを容易に
発生できるので、プログラムの多重割込み機能に関する
テストおよびデバッグも容易に行うことができる。

このように、この発明によれば、従来のシミュレータの
問題点を解消し、各種制御システムのプログラムなどの
割込み機能のテストおよびデバッグを行う場合に好適な
シミュレータを実現できる。

【図面の簡単な説明】

第１図は、この発明によるシミュレータの一実施例の機
能的構成を簡略化して示す概略ブロック図、第２図は同
シミュレータが実現される計算機システムの簡略化した
システム構成図、第３図は同シミュレータの割込み待ち
行列の構成図、第４図は同シミュレータの割込みベンデ
ィングテーブルの構成図である。 ／Ｏ・・・プログラムメモリ、１２・・・機械語インタ
プリタ部、１４４・・・ステータスレジスタ、１８・・
・Ｉ／Ｏ定義ファイル、１８・・・Ｉ／Ｏ処理部、２０
・・・割込み待ち行列、２２・−１／Ｏ制御部、２４・
・・制御部、２６・・・割込み発生要求フラグ、２８・
・・割込みベンディングテーブル、３０・・・サイクル
カウンタ。

Claims (4)

【特許請求の範囲】
1. （１）割込みルーチンを含むプログラムの模擬実行を行
   うためのシミュレータにおいて、複数の割込みの要求を
   時間情報および割込みレベル情報とともに記憶するため
   の手段と、前記プログラムの模擬実行中に、前記手段に
   よって記憶されている複数の割込みの要求の中から、そ
   の時間情報および割込みレベル情報に従い、割込み発生
   時刻に到達した割込みの要求を割込みレベルの高いもの
   から優先的に受け付けて、その割込みを発生させるため
   の手段とを有することを特徴とするシミュレータ。
2. （２）割込みの要求はプログラムのＩ／Ｏ命令の発行時
   に発生してその記憶のための手段に記憶されることを特
   徴とする特許請求の範囲第１項に記載のシミュレータ。
3. （３）割込みの要求を受け付けて、その割込みを発生さ
   せるための手段は、受け付けるべき割込みの要求を定期
   的に検索することを特徴とする特許請求の範囲第１項ま
   たは第２項に記載のシミュレータ。
4. （４）割込みの要求を受け付けて、その割込みを発生さ
   せるための手段は、割込み処理ルーチンの模擬実行中に
   、その割込みレベルより高いレベルの割込みの要求を受
   け付けて発生させることができることを特徴とする特許
   請求の範囲第１項ないし第３項のいずれか１項に記載の
   シミュレータ。