JPS6359280A - Agc回路 - Google Patents

Agc回路

Info

Publication number
JPS6359280A
JPS6359280A JP20315886A JP20315886A JPS6359280A JP S6359280 A JPS6359280 A JP S6359280A JP 20315886 A JP20315886 A JP 20315886A JP 20315886 A JP20315886 A JP 20315886A JP S6359280 A JPS6359280 A JP S6359280A
Authority
JP
Japan
Prior art keywords
signal
circuit
agc
video signal
synchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20315886A
Other languages
English (en)
Inventor
Hiromichi Akatsuka
赤塚 博道
Tokuya Fukuda
福田 督也
Takashi Honda
隆 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20315886A priority Critical patent/JPS6359280A/ja
Publication of JPS6359280A publication Critical patent/JPS6359280A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はAGC回路に関する。
〔発明の概要〕
この発明は、ビデオ信号のAGC回路において、AGC
の行われたビデオ信号を同期クランプし、このクランプ
されたビデオ信号からAGC用及び同期クランプ用のタ
イミング信号を得ることにより、IC化の効果を高める
ようにしたものである。
〔従来の技術〕
ビデオ信号のAGC回路は、例えば第2図のように構成
することができる。すなわち、同図において、(1)は
AGC用の利得制御アンプを示し、このアンプ(1)に
、第3図Aに示すように同期パルスPsが負方向のビデ
オ信号syが供給されて利得の制御されたビデオ信号S
1が取り出される。
そして、この信号S1が、クランプ用のコンデンサC1
を通じて同期クランプ回路(2)に供給されて同図Aに
示すように、信号S1は、そのシンクチップが所定の直
流レベルv2にクランプされたビデオ信号S2とされ、
この信号S2がAGC電圧の形成回路(3)に供給され
る。この形成回路(3)の−例については後述するが、
この形成回路(3)において、同図Aに示すように、信
号S2の同期パルスPsのレベルVs  (及びホワイ
トピークのレベルV11)を示す電圧■3が形成され、
この電圧■3がアンプ(1)にその制御信号として供給
される。したがって、信号S1は、これに含まれる同期
パルスPsのレベルVsが所定の一定値となるようにレ
ベルが制御され、すなわち、信号S1はAGCが行われ
たビデオ信号となる。
そして、この場合、信号S2は次のようにして形成され
る。すなわち、信号S1が、別のクランプ用のコンデン
サC2を通じてダイオードクランプ回路(4)に供給さ
れて同図Aに示すように、信号S1は、そのシンクチッ
プが所定の直流レベル■→にクランプされたビデオ信号
S4とされ、この信号S4が同期分離回路(5)に供給
され、同図Aに示すように、信号S4がレベル■5でス
ライスされることにより同図Bに示すように同期パルス
Psが取り出され、このパルスPsがクランプ回路(2
)にクランプパルスとして供給され、したがって、信号
S2は、そのシンクチップがレベルv2にクランプされ
る。
また、AGC電圧v3は、次のようにして形成される。
すなわち、パルスPsが形成回路(6)に供給されて同
図Cに示すように、信号S2のバックポーチ期間に位置
するパルスP6とされ、このパルスP6が形成回路(3
)に供給される。
この形成回路(3)は、例えば第4図のように構成され
るもので、信号S2と、基準となるジンクレベルの電圧
Esとが比較回路(31)に供給されるとともに、パル
スP6が比較回路(31)に制御信号として供給され、
Ps=“H”の期間(バンクポーチ期間)に、信号S2
のシンクレベルVsと電圧Esとが比較されて両者の差
電流がコンデンサC3に充放電される。したがって、コ
ンデンサC3には、電圧Esを基準としたAGC電圧V
3が得られるが、この電圧■3バッファアンプ(33)
を通じてアンプ(11に供給される。
したがって、通常時には、信号S1のシンクレベルVs
が基準電圧Esに等しくなるように、すなわち、信号S
1のレベルが一定となるようにAGCが行われる。
さらに、信号S2と、基準となるホワイトピークレベル
の電圧E−とが比較回路(32)に供給されて信号S2
のホワイトピークレベル■−と電圧E−とが比較され、
Vw>E−のとき、その差電流がダイオードD1を通じ
てコンデンサC3に供給される。
したがって、通常時には、同期パルスPsによりAGC
が行われているが、信号syのホワイトピークレベルV
−が基準値Ewを越えたときには、このピークレベルに
対してAGCが行われる。
(文献:特願昭60−296829号の明細書及び図面
)〔発明が解決しようとする問題点〕 ところが、上述のAGC回路においては、AGC電圧V
3の形成回路(3)においてシンクチップがクランプさ
れたビデオ信号S2が必要なので、同期クランプ回路(
2)が必要であり、このクランプ回路(2)がクランプ
用に同期パルスPsを必要とするので、そのパルスPs
の分離用にダイオードクランプ回路(1)を必要として
いる。したがって、このAGC回路においては、2つの
クランプ用コンデンサC1゜C2を必要とし、例えば鎖
線で示すように、回路!11〜(6)を含むようにIC
化したときには、2つのコンデンサCL、C2を外付け
にしなければならず、ピン数の増加及び外付は部品の増
加を招き、IC化に不利である。
この発明は、このような問題点を解決しようとするもの
である。
〔問題点を解決するための手段〕
このため、この発明においては、AGCの行われたビデ
オ信号を同期クランプし、このクランプされたビデオ信
号からAGC用及び同期クランプ用のタイミングパルス
を得るようにしたものである。
〔作用〕
クランプ用コンデンサが1つになり、IC化の効果が高
まる。
〔実施例〕
第1図において、利得制御アンプ(1)からのビデオ信
号S1が、クランプ用のコンデンサC1を通じて同期ク
ランプ回路(2)に供給される。
このクランプ回路(2)は、この例においては、トラン
ジスタQ1.Q2などにより次のように構成される。す
なわち、トランジスタQ1のベースに基準電圧■2が供
給され、そのコレクタが電源に接続され、そのエミッタ
と接地との間に、−スイッチ回路(21)と定電流源(
22)とが直列に接続されるとともに、コンデンサC1
がトランジスタQ1のエミッタに接続される。また、ト
ランジスタQ2が定電流源(23)によりエミッタフォ
ロワとされ、トランジスタQ1のエミッタが、トランジ
スタQ2を通じてAGC電圧の形成回路(3)に接続さ
れる。
したがって、同期パルスPsの期間ごとにスイッチ回路
(21)がオンになれば、トランジスタQ1のエミッタ
には、シンクチップがレベルv2にクランプされたビデ
オ信号S2が得られる。
そして、この信号S2がトランジスタQ2を通じて形成
回路(3)に供給されてAGC電圧■3が形成され、こ
の電圧■3がアンプ(1)に制御信号として供給される
。したがって、アンプ(1)からの信号S1は、同期パ
ルスPsが一定のレベルとなるように、かつ、ホワイト
ピークが基準値を越えないようにAGCのかかったビデ
オ信号となる。
さらに、クランプ回路(2)からの信号S2が、同期分
離回路(5)に供給されて同期パルスPsが取り出され
、このパルスPsがスイッチ回路(21)に制御信号と
して供給されてパルスPsの期間、スイッチ回路(21
)はオンとされる。この場合、クランプ回路(2)と同
期分離回路(5)とがループになっているが、スイッチ
回路(21)がオフの状態を続けても、クランプ回路(
2)がダイオードクランプ回路として働くので、信号S
2が得られて同期パルスPsが得られ、したがって、以
後、クランプ回路(2)は同期クランプ回路として働く
また、パルスPsが形成回路(6)に供給されてパルス
P6が形成され、このパルスP6が形成回路(3)に供
給される。したがって、上述のようにAGC電圧v3が
形成されてAGCが行われることになる。
〔発明の効果〕
こうして、この発明によれば、ビデオ信号Syに対して
AGCを行うことができるが、この場合、特にこの発明
によれば、同期クランプ回路(2)によりシンクチップ
がクランプされたビデオ信号S2からその同期クランプ
に必要なパルスPs及びAGCに必要なパルスP6を形
成しているので、クランプ用のコンデンサはコンデンサ
C1だけとなり、したがって、このAGC回路を鎖線で
示すようにIC化する場合、ピン数が減少するとともに
、外付は部品も減少し、IC化の効果が大きくなるとと
もに、コストダウンができる。
【図面の簡単な説明】
第1図はこの発明の一例の接続図、第2図〜第4図はそ
の説明のための図である。 (1)は利得制御アンプ、(2)は同期クランプ回路、
(3)、 +6)は形成回路、(5)は同期分離回路で
ある。 全矛にの口3象40 第1図 第2図 一靜のQo路凹 第4図

Claims (1)

  1. 【特許請求の範囲】 ビデオ信号を利得制御アンプに供給し、 この利得制御アンプから得られるビデオ信号を同期クラ
    ンプ回路に供給し、 この同期クランプ回路においてクランプされたビデオ信
    号から同期パルスを分離し、 この同期パルスを上記同期クランプ回路にクランプパル
    スとして供給するとともに、 上記同期パルスにより上記利得制御アンプからのビデオ
    信号のシンクレベルを示す電圧を形成し、この電圧を上
    記利得制御アンプにその制御信号として供給してこの利
    得制御アンプからのビデオ信号にAGCを行うようにし
    たAGC回路。
JP20315886A 1986-08-29 1986-08-29 Agc回路 Pending JPS6359280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20315886A JPS6359280A (ja) 1986-08-29 1986-08-29 Agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20315886A JPS6359280A (ja) 1986-08-29 1986-08-29 Agc回路

Publications (1)

Publication Number Publication Date
JPS6359280A true JPS6359280A (ja) 1988-03-15

Family

ID=16469394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20315886A Pending JPS6359280A (ja) 1986-08-29 1986-08-29 Agc回路

Country Status (1)

Country Link
JP (1) JPS6359280A (ja)

Similar Documents

Publication Publication Date Title
JPH10191101A (ja) 映像信号用クランプ回路および複合映像信号合成回路
JP2005151468A (ja) アンプ
JPS57166786A (en) Video signal processing circuit
KR960000316Y1 (ko) 궤환회로(feed back)를 이용한 동기 검출회로
KR0136008B1 (ko) 합성동기신호의 처리가 가능한 분리동기신호 처리장치
JP3879148B2 (ja) クランプ回路およびそれを用いた同期分離回路
KR890000949B1 (ko) 동기신호 분리 직접회로
SU1720106A1 (ru) Устройство дл включени реле при пониженном напр жении питани В.Г.Вохм нина
GB1267979A (en) Synchronizing separator circuits
JP2558757B2 (ja) クランプ回路
JPH0339980Y2 (ja)
JPH03231568A (ja) 同期分離回路
KR930006988Y1 (ko) 동기신호 분리회로
JPS63171072A (ja) 直流再生回路
JPH01135185A (ja) バーストゲートパルス発生回路
JPS5879380A (ja) 同期分離回路
KR820001870Y1 (ko) 동기분리회로(同期分離回路)
JPH03237880A (ja) 同期分離回路
JPH0224572A (ja) ピークホールド回路
JP3064311B2 (ja) バーストフラグ回路
JPH03198477A (ja) 同期信号分離回路
KR940000647Y1 (ko) 모니터의 동기 분리 회로
JPS645268A (en) Logical circuit for solid-state image pickup device
KR930003687Y1 (ko) 아나로그 모니터의 동기신호 절환회로
JPH0582783B2 (ja)