JPS6359731A - 並列運転型ｄｃ・ａｃインバ−タ電源装置 - Google Patents
並列運転型ｄｃ・ａｃインバ−タ電源装置Info
- Publication number
- JPS6359731A JPS6359731A JP61204395A JP20439586A JPS6359731A JP S6359731 A JPS6359731 A JP S6359731A JP 61204395 A JP61204395 A JP 61204395A JP 20439586 A JP20439586 A JP 20439586A JP S6359731 A JPS6359731 A JP S6359731A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- parallel
- transistors
- power supply
- inverter power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、スイッチング素子、トランスを用いて直流電
圧を昇圧または降圧するＤＣ−ＡＣインバータ電源装置
を２系統並列運転する並列運転型ＤＣ−ＡＣインバータ
電源装首に関し、特に出力電圧の低リップル化を実現す
る並列運転型ＤＣ・ＡＣＣイン−夕電源装訟に関する。
圧を昇圧または降圧するＤＣ−ＡＣインバータ電源装置
を２系統並列運転する並列運転型ＤＣ−ＡＣインバータ
電源装首に関し、特に出力電圧の低リップル化を実現す
る並列運転型ＤＣ・ＡＣＣイン−夕電源装訟に関する。
［従来の技術］
直流電圧を外圧または降圧する手段として、スイッチン
グ素子、トランスを用いたＤＣ−ＡＣインバータ電源装
置がある。この装置は、スイッチング素子を０Ｎ−ＯＦ
Ｆすることにより直流電圧を交流電圧に変換（インへ−
タ）シ、この変換した交流電圧をトランスにより昇圧ま
たは降圧するものである。スイッチング素子あるいはト
ランスの容量に制限がある場合に大容量を得ようとする
には、２系統の装置を並列運転することにより、合成出
力を得ることができる。
グ素子、トランスを用いたＤＣ−ＡＣインバータ電源装
置がある。この装置は、スイッチング素子を０Ｎ−ＯＦ
Ｆすることにより直流電圧を交流電圧に変換（インへ−
タ）シ、この変換した交流電圧をトランスにより昇圧ま
たは降圧するものである。スイッチング素子あるいはト
ランスの容量に制限がある場合に大容量を得ようとする
には、２系統の装置を並列運転することにより、合成出
力を得ることができる。
第４図はこの種の並夕曜運転型ＤＣ・ＡＣインバータ電
源装置の従来例を示すもので、スイッチング素子として
トランジスタを用い、２系統をブツシュ・プル運転する
構成のものである。
源装置の従来例を示すもので、スイッチング素子として
トランジスタを用い、２系統をブツシュ・プル運転する
構成のものである。
第４図において、直流電圧１は、駆動回路２から出力さ
れるパルス列によりスイッチング動作するトランジスタ
３．４および８．９に与えられ、ここで交流電圧に変換
される。駆動回路２からのパルス列は、第５図（ａ）に
示すように、トランジスタ３．８に与えられるパルス列
と、ｆ８５図（ｂ）に示すように、トランジスタ４．９
に与えられるパルス列とが１８０度の位相差を有し、休
止期間が設定されている。この休止期間は、トランジス
タ（３、４、８、９）の自己発熱によりスイッチング特
性に変動が生じた場合、対をなすトランジスタ（３と４
．あるいは８と９）が同時に直通（ＯＮ）状態とならな
いように設定されたものである。
れるパルス列によりスイッチング動作するトランジスタ
３．４および８．９に与えられ、ここで交流電圧に変換
される。駆動回路２からのパルス列は、第５図（ａ）に
示すように、トランジスタ３．８に与えられるパルス列
と、ｆ８５図（ｂ）に示すように、トランジスタ４．９
に与えられるパルス列とが１８０度の位相差を有し、休
止期間が設定されている。この休止期間は、トランジス
タ（３、４、８、９）の自己発熱によりスイッチング特
性に変動が生じた場合、対をなすトランジスタ（３と４
．あるいは８と９）が同時に直通（ＯＮ）状態とならな
いように設定されたものである。
トランジスタ３，４と８．９とにより変換された交流電
圧は、トランス５．１０の一次側に入力され、その出力
側からは第６図（ａ）（ｄ）に示す出力電圧が現われる
。この出力電圧はダイオードをブリッジ接続した整流器
６．７により第６図（ｂ）（ｅ）に示すように整流され
、かつ、コンデンサ７．１２により第６図（ｃ）（ｆ）
に示すようにそれぞれ平滑され、合成出力として第６図
（ｇ）に示す直ｆｉｔ電圧が出力端子から得られるよう
になる。
圧は、トランス５．１０の一次側に入力され、その出力
側からは第６図（ａ）（ｄ）に示す出力電圧が現われる
。この出力電圧はダイオードをブリッジ接続した整流器
６．７により第６図（ｂ）（ｅ）に示すように整流され
、かつ、コンデンサ７．１２により第６図（ｃ）（ｆ）
に示すようにそれぞれ平滑され、合成出力として第６図
（ｇ）に示す直ｆｉｔ電圧が出力端子から得られるよう
になる。
［解決すべき問題点］
上述した従来の構成によっては、駆動パルスに含まれる
休止期間のために、第６図（ｇ）に示すように、出力電
圧に大きなり７プル変動があり、直流電圧としては好ま
しいものでなかった。
休止期間のために、第６図（ｇ）に示すように、出力電
圧に大きなり７プル変動があり、直流電圧としては好ま
しいものでなかった。
そこで、本発明は、出力電圧のリップル変動が抑制され
る並列運転型ＤＣφＡＣインバータ電源装置を提供する
ことにある。
る並列運転型ＤＣφＡＣインバータ電源装置を提供する
ことにある。
［問題点の解決手段］
本発明は、上記問題点にかんがみ、かつ、目的を達成す
るために、駆動回路より与えられる１８０度の位相差を
有する２つのパルス列で駆動される第１．第２のスイッ
チング部により直流電圧を交流電圧に変換し、該変換電
圧をそれぞれ第１、第２のトランスにより昇圧または降
圧して合成電圧を得るようにした並列運転型ＤＣ−ＡＣ
インバータ電源装詮において、前記２つのパルス列に９
０度の位相差を持たせる遅延手段を具備した構成にしで
ある。
るために、駆動回路より与えられる１８０度の位相差を
有する２つのパルス列で駆動される第１．第２のスイッ
チング部により直流電圧を交流電圧に変換し、該変換電
圧をそれぞれ第１、第２のトランスにより昇圧または降
圧して合成電圧を得るようにした並列運転型ＤＣ−ＡＣ
インバータ電源装詮において、前記２つのパルス列に９
０度の位相差を持たせる遅延手段を具備した構成にしで
ある。
［実施例コ
以下、本発明にかかる並列運転型ＤＣ−ＡＣインバータ
電源装ａの一実施例を、第４図と同一部分には同一符号
を付した第１図を参照して説明する。
電源装ａの一実施例を、第４図と同一部分には同一符号
を付した第１図を参照して説明する。
第１図は同実施例の構成を示す回路図、第２図はトラン
ジスタを駆動するパルス列のタイミングを示す図、第３
図は同実施例における各部波形図である。
ジスタを駆動するパルス列のタイミングを示す図、第３
図は同実施例における各部波形図である。
第１図において、直流電圧１には、一系統のインバータ
部をなす一対のトランジスタ３．４が接続され、また他
系統のインバータ部をなす一対のトランジスタ８，９が
接続されている。これらトランジスタ３．４と８，９と
の通電ラインは、トランス５．１０の一次側に接続され
、その二次側はダイオードをブリッジ接続した整流器６
．１１の入力側に接続されている。！！！流器６，１１
の出力側には平滑用のコンデンサ７．１２が接続される
とともに、本実施例装置の出力端子となっている。
部をなす一対のトランジスタ３．４が接続され、また他
系統のインバータ部をなす一対のトランジスタ８，９が
接続されている。これらトランジスタ３．４と８，９と
の通電ラインは、トランス５．１０の一次側に接続され
、その二次側はダイオードをブリッジ接続した整流器６
．１１の入力側に接続されている。！！！流器６，１１
の出力側には平滑用のコンデンサ７．１２が接続される
とともに、本実施例装置の出力端子となっている。
トランジスタ３．４と８．９とに１８０度の位相差を有
する駆動パルス列を与える駆動回路２の、トランジスタ
８，９側の信号ラインには、９０度の位相差を持たせる
ための遅延回路１３゜１４が接続されている。
する駆動パルス列を与える駆動回路２の、トランジスタ
８，９側の信号ラインには、９０度の位相差を持たせる
ための遅延回路１３゜１４が接続されている。
次に、上記の如く構成された本実施例の作用について説
明する。
明する。
すなわち、駆動回路２から出力された１８０度の位相差
を有し２系統の駆動パルス列は、その一系統が遅延回路
１３．１４により９０度の位相遅延を受けることにより
、第２図（ａ）（ｂ）（ｃ）（ｄ）に示すように、２系
統が１８０度の位相差であって、かつ、９０度の位相遅
延を受けて、トランジスタ３，４と８，９とに与えられ
る。これにより、トランジスタ３．４と８，９とは直流
電圧１をスイッチングして、トランス５゜１０により昇
圧または降圧する。トランス５゜１０の二次側からは、
第３図（ａ）（ｄ）に示す出力が得られ、整流器６，１
１により整流されて第３図（ｂ）（ａ）に示す出力が得
られ、コンデンサ７．１２により平滑され、出力端子か
ら第３図（ｇ）に示す出力が得られる。
を有し２系統の駆動パルス列は、その一系統が遅延回路
１３．１４により９０度の位相遅延を受けることにより
、第２図（ａ）（ｂ）（ｃ）（ｄ）に示すように、２系
統が１８０度の位相差であって、かつ、９０度の位相遅
延を受けて、トランジスタ３，４と８，９とに与えられ
る。これにより、トランジスタ３．４と８，９とは直流
電圧１をスイッチングして、トランス５゜１０により昇
圧または降圧する。トランス５゜１０の二次側からは、
第３図（ａ）（ｄ）に示す出力が得られ、整流器６，１
１により整流されて第３図（ｂ）（ａ）に示す出力が得
られ、コンデンサ７．１２により平滑され、出力端子か
ら第３図（ｇ）に示す出力が得られる。
この場合、第３図（ｃ）（ｆ）に示すようにコンデンサ
７．１２におけるリップル分は第６図のように同相とな
っていないので、第３図（ｇ）に示す合成出力は、両系
統のリップル分が加算されず、よって従来の半分のり一
７プル変動に抑制されたことになる。
７．１２におけるリップル分は第６図のように同相とな
っていないので、第３図（ｇ）に示す合成出力は、両系
統のリップル分が加算されず、よって従来の半分のり一
７プル変動に抑制されたことになる。
［発明の効果］
以上のように本発明によれば、並列運転されるＤＣ−Ａ
Ｃインバータ電源装置を、９０度の位相差で運転するこ
とになり、これにより、す、プル分が加算されず、結果
的にはリップル変動の抑制された直流出力が得られると
いう効果がある。
Ｃインバータ電源装置を、９０度の位相差で運転するこ
とになり、これにより、す、プル分が加算されず、結果
的にはリップル変動の抑制された直流出力が得られると
いう効果がある。
第１図は本発明による並列運転型ＤＣ−ＡＣインバータ
電電源はの一実施例を示す回路図、第２図は第１図に示
す実施例においてトランジスタを駆動するパルス列のタ
イミングを示す図、第３図は第１図に示す実施例におけ
る各部の電圧波形を示す図、第４図は従来の並列運転型
ＤＣ−ＡＣインバータ電源装置の一例を示す回路図、第
５図は第４図に示す従来例においてトランジスタを駆動
するパルス列のタイミングを示す図、第６図は第４図に
示す従来例における各部の電圧波形を示す図である。
電電源はの一実施例を示す回路図、第２図は第１図に示
す実施例においてトランジスタを駆動するパルス列のタ
イミングを示す図、第３図は第１図に示す実施例におけ
る各部の電圧波形を示す図、第４図は従来の並列運転型
ＤＣ−ＡＣインバータ電源装置の一例を示す回路図、第
５図は第４図に示す従来例においてトランジスタを駆動
するパルス列のタイミングを示す図、第６図は第４図に
示す従来例における各部の電圧波形を示す図である。
Claims (1)
- 駆動回路より与えられる１８０度の位相差を有する２つ
のパルス列で駆動される第１、第２のスイッチング部に
より直流電圧を交流電圧に変換し、該変換電圧をそれぞ
れ第１、第２のトランスにより昇圧または降圧して合成
電圧を得るようにした並列運転型ＤＣ・ＡＣインバータ
電源装置において、前記２つのパルス列に９０度の位相
差を持たせる遅延手段を具備したことを特徴とする並列
運転型ＤＣ・ＡＣインバータ電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204395A JPS6359731A (ja) | 1986-08-29 | 1986-08-29 | 並列運転型ｄｃ・ａｃインバ−タ電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204395A JPS6359731A (ja) | 1986-08-29 | 1986-08-29 | 並列運転型ｄｃ・ａｃインバ−タ電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6359731A true JPS6359731A (ja) | 1988-03-15 |
Family
ID=16489831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204395A Pending JPS6359731A (ja) | 1986-08-29 | 1986-08-29 | 並列運転型ｄｃ・ａｃインバ−タ電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6359731A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632858A (en) * | 1979-08-28 | 1981-04-02 | Nec Corp | Error discrimination correction system of bipolar signal receiver |
-
1986
- 1986-08-29 JP JP61204395A patent/JPS6359731A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632858A (en) * | 1979-08-28 | 1981-04-02 | Nec Corp | Error discrimination correction system of bipolar signal receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823247A (en) | Stabilized power supply unit | |
| US4479175A (en) | Phase modulated switchmode power amplifier and waveform generator | |
| US5282122A (en) | High voltage power supply topology suited for miniaturization | |
| JPH02501704A (ja) | 直流／直流電力変換器 | |
| US20060083029A1 (en) | Switching power supply | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| EP1475881A2 (en) | Power converter | |
| JP3290746B2 (ja) | Ｄｃ／ｄｃコンバータを含む低損失電源供給装置 | |
| JPS6359731A (ja) | 並列運転型ｄｃ・ａｃインバ−タ電源装置 | |
| JPS63268470A (ja) | 電力変換器 | |
| JPS642556Y2 (ja) | ||
| EP0099232A2 (en) | Burst length modulation for switching power supplies | |
| JPH01231661A (ja) | スイッチング電源装置 | |
| JP2591056Y2 (ja) | スイッチング電源装置 | |
| JPS58162787U (ja) | トランジスタインバ−タのトランジスタドライブ電源回路 | |
| KR20010096579A (ko) | 절연형 펄스폭 변조 전력 증폭기 | |
| WO2000038305A9 (en) | A synchronous flyback converter | |
| JPH04165963A (ja) | インバータ装置 | |
| JP3295818B2 (ja) | 放電灯点灯装置 | |
| JPH02246774A (ja) | スイッチング周波数同期型多出力電源 | |
| JPH0733588Y2 (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP2003079151A (ja) | 交流電圧変換装置 | |
| JPS61236371A (ja) | 電力変換装置 | |
| JPH01234062A (ja) | 交流電源装置の制御方法 | |
| JPS62201060A (ja) | Ｄｃ−ｄｃコンバ−タ |