JPS6360635A

JPS6360635A - 多重・分離パルス発生回路

Info

Publication number: JPS6360635A
Application number: JP20405086A
Authority: JP
Inventors: Kazuo Nishikawa; 西川　一夫; Toshiaki Kikuchi; 菊池　俊昭
Original assignee: NEC Corp; NEC Engineering Ltd
Current assignee: NEC Corp; NEC Engineering Ltd
Priority date: 1986-08-30
Filing date: 1986-08-30
Publication date: 1988-03-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディジタル多重・分離装置の多重・パルス発
生回路に関する。特に、任意のビット・レートのデータ
を多重・分離しようとする所定位置のタイムスロットに
多重・分離パルスを発生する多重・分離パルス発生回路
に関する。

〔概要〕

本発明はディジタル多重・分離装置の多重・分離パルス
発生回路において、多重化するデータおよび分離するデータのビット・レー
トを示すビット・レート制御信号を入力しまた送受信す
る符号列中の指定するタイムスロットの位置を示すチャ
ネル・アドレス指定信号を入力し、ビット・レート制御
信号およびチャネル・アドレス指定信号に基づいてビッ
ト・レートに対応した多重・分離パルスを送受信する符
号列中の所定位置のタイムスロットに発生することによ
り、簡単で小規模な回路で、かつ伝送路の速度が制限される
ことが少なくなるようにしたものである。

〔従来の技術〕

従来多重・分離パルス発生回路は、任意のビット・レー
トに対応しようとする場合に、ビット・レート毎に発生
回路を切り替えるか、ソフトウェアにて対応するように
していた。

〔発明が解決しようとする問題点〕

しかし、このような従来の多重・分離パルス発生回路で
は、ビット・レート毎に発生回路を切り替える場合は、
パルス発生回路が対応しようとするビット・レートの数
だけ必要なために回路が大規模になり、またソフトウェ
アで対応する場合には、伝送路の高速化に対応できない
欠点があった。

本発明は上記の欠点を解決するもので、簡単で小規模な
回路でかつ伝送路の速度を制限することが少ない多重・
分離パルス発生回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、複数のビット・レートのデータを多重化して
符号列を送信する多重回路および受信する符号列をこの
複数のビット・レートのデータに分離する分離回路に接
続され、この多重回路およびこの分離回路にそれぞれ多
重・分離パルスを与える手段を備えた多重・分離パルス
発生回路において、上記複数のビット・レートの一つを
示すビット・レート制御信号（１０１）を符号化する符
号化手段と、上記送受信する符号列中のタイムスロット
位置を示すチャネル・アドレス指定信号に基づいて上記
送受信する符号列中の指定位置に先頭タイムスロット・
パルスを発生するチャネル・パルス発生手段と、上記符
号化手段の出力およびこのチャネル・パルス発生手段の
出力に基づいて上記複数のビット・レートの一つに対応
する多重・分離パルスを上記送受信する符号列中の所定
位置のタイムスロットに発生するカウント手段とを含む
ことを特徴とする。

〔作用〕

符号化手段で複数のビット・レートの一つを示すビット
・レート制御信号を符号化する。また送受信する符号列
中のタイムスロット位置を示すチャネル・アドレス指定
信号に基づいてチャネル・パルス発生手段で送受信する
符号列中の指定位置に先頭タイムスロット・パルスを発
生する。符号化手段の出力およびチャネル・パルス発生
手段の出力に基づいてカウント手段で複数のビット・レ
ートの一つに対応した多重・分離パルスを送受信する符
号列中の所定位置のタイムスロットに発生する。以上の
動作により簡単で小規模な回路で、かつ伝送路の速度を
制限することを少なくすることができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。

第１図は本発明一実施例多重・分離パルス発生回路のブ
ロック構成図である。第１図において、多重・分離パル
ス発生回路１０内の符号化回路１１の入力に図外からデ
ータ１０８または１０９のビット・レートを示すビット
・レート制御信号１０１が接続される。またチャネルパ
ルス発生回路１２のチャネル・アドレス指定信号入力に
図外からチャネル・アドレス指定信号１０２が接続され
、またクロック・パルス入力に図外からクロック・パル
ス１１０が接続される。

符号化回路１１ではビット・レート制御信号１０１が符
号化され、符号化回路１１からカウント数を制御するカ
ウント制御信号１０３がカウント回路１３のカウント制
御信号入力に接続される。またチャネル・パルス発生回
路１２からチャネル・アドレス指定信号１０２で指定さ
れた符号列１０６のタイムスロット中に先頭タイムスロ
ット・パルス１０４がカウント回路１３の先頭タイムス
ロット・パルス入力に接続される。さらに、図外からク
ロック・パルス１１０がカウント回路１３のクロック・
パルス入力に接続される。

カウント回路１３からカウント制御信号１０５に従って
データ１０日またはデータ１０９のビット・レートに対
応した周期で先頭タイムスロット・パルス１０４に同期
したタイムスロットに多重・分離パルス１０５が分離回
路２１の分離パルス入力または多重回路３１の多重パル
ス入力に接続される。

一方、図外から多重化された符号列１０６が分離回路２
１の符号列入力に接続され、分離回路２１がら多重・分
離パルス１０５で分離されたデータ１０７が図外に送出
される。また図外から多重化しようとするデータ１０８
が多重回路３１のデータ入力に接続され、多重回路３１
から多重化された符号列１０６が図外に送出される。

チャネル・パルス発生回路１２から先頭タイムスロット
・パルス１０４がチャネル・アドレス禁止信号発生回路
１２の入力に接続される。チャネル・アドレス禁止信号
発生回路１２から符号列１０６のディジタル多重・分離
装置の監視制御等用にあらかじめ定められたタイムスロ
ットに先頭タイムスロット・パルス１０４が発生した場
合にはチャネル・アドレス禁止信号１０９がカウント回
路１３のチャネル・アドレス禁止信号入力に接続されカ
ウント回路１３は停止する。

このような構成の多重・分離アドレス発生回路の動作に
ついて説明する。第１図において、符号化回路１１は、
ビット・レート制御信号１０１を符号化し、カウント回
路１３のカウント数を制御するカウント制御信号１０３
を発生する。

つぎに、チャネル・パルス発生回路１２では、チャネル
・アドレス指定信号１０２で指定された符号列１０６中
のタイムスロットに先頭タイムスロット・パルス１０４
を発生する。

さらに、カウント回路１３では、符号化回路１１の出力
であるカウント制御信号１０３によりビット・レートに
対応した周期で、チャネルパルス発生回路１２の出力で
ある先頭タイムスロット・パルス１０４に同期したタイ
ムスロットに多重・分離パルス１０５を出力する。

第２図は本発明の多重・分離パルス発生回路の動作を示
すタイムチャートである。第２図はチャネル・アドレス
指定信号１０２がｎで、ビット・レート制御信号１０１
がｍおよびｍ×２の場合の先頭タイムスロット・パルス
１０４　、多重・分離パルス１０５および符号列１０６
の関係を示す。１フレームの長さくビット数）をｌとす
る。１．２．３、−１ｎ、・−・、ｌはタイムスロット
番号を示す。１０５１．１０６Ｉはビット・レート制御
信号１０１がｍの場合の符号列および多重・分離パルス
を示し、１０５□、１０６□はビット・レート制御信号
１０１がｍ×２の場合の符号列および多重・分離パルス
を示す。ビット・レート制御信号１０１がｍのときに伝
送路の符号列１０６の１フレーム（ｌビット）中に１個
の多重・分離パルス１０５が発生するとしたときに、ビ
ット・レート制御信号１０１がｍのとき多重・分離パル
ス１０５は、チャネル・アドレス指定信号１０２で示さ
れるタイムスロット番号ｎにのみ発生し、ビット・レー
ト制御信号１０１がｍＸ２の場合の多重・分離パルス１
０５は、タイムスロット番号ｎとタイムスロット番号ｎ
＋Ｉｌ／２（ｎ≦ｌ／２）またはタイムスロット番号ｎ
　＋　ｉｔ／２−　Ｉ！（ｎ　＞　ｌ／２）の２ケ所に
周期的に発生する。以下同様にたとえばビット・レート
制御信号がｍ×４の場合は、タイムスロット番号ｎとタ
イムスロット番号ｎ＋Ｊ／４（但し、ｎ＋β／４がβ以
上となったときはｎ＋ｌ／４−１りとに周期的に発生す
る。

第３図は本発明の多重・分離パルス回路のカウント回路
のブロック構成図である。第３図において、第１図と同
一の部分は同一の符号で示し、１５はオア・ゲートを示
す。クロック・パルス１１０がカウント回路１３のＣＬ
Ｋ入力に入力する。チャネルパルス発生回路１２から先
頭タイムスロット・パルス１０４がオア・ゲート１５を
経由してカウント回路１３のＬＯＡＤ入力に入力し、ま
た符号化回路１１がらカウント制御信号１０３がＬＯＡ
Ｄ　ＤＡＴＡ入力に入力する。

カウント回路１３では先頭タイムスロット・バ／ｌｚス
１０４の入力でカウントを始め、カウント制御信号１０
３の値になるとキャリアウドが生じ、多重・分離パルス
１０５を分離回路２１および多重回路３１に出力する。

また多重・分離パルス１０５がオア・ゲート１５を経由
してカウンタ回路１３のＬＯＡＤ入力に人力し、カウン
ト制御信号１０３の値が示す周期で多重・分離パルス１
０５を発生する。

以上のようにして発生した多重・分離パルス１０５は、
分離回路２１へ分離パルスとしてまた多重回路３１へは
多重パルスとして供給され、伝送路の符号列１０６の任
意のビット・レートおよび指定のチャネルアドレスで多
重・分離するための信号として使用される。

またチャネル・アドレス指定信号１０２により発生した
先頭タイムスロット・パルス１０４をチャネル・アドレ
ス禁止信号発生回路１４に入力し、符号列１０６の中の
あらかじめディジタル多重・分離装置の監視制御等用に
定められたタイムスロットに先頭タイムスロット・パル
ス１０４が発生した場合に、チャネル・アドレス禁止信
号１０９をカウント回路１３のＣＬＫ入力に入力するこ
とにより、カウント回路１３を停止させ、多重・分離動
作の誤動作を防止することが可能である。

〔発明の効果〕

以上説明したように、本発明は、ビット・レート制御信
号を符号化してカウント制御信号を出力する符号化回路
、チャネル・アドレス指定信号から先頭タイムスロット
・パルスを作り出すチャネル・パルス発生回路および符
号化回路の出力とチャネルパルス発生回路の出力とに基
づいて多重・分離パルスを発生ずるカウント回路を設け
、任意のビット・レートに対応しディジタル多重・分離
装置が送受信する符号列中の所定タイムスロットに多重
・分離パルスを発生することにより、簡単で小規模な回
路で、伝送路の速度を制限することが少なくできる優れ
た効果がある。

【図面の簡単な説明】

第１図は本発明一実施例多重・分離パルス発生回路のブ
ロック構成図。第２図は本発明の多重・分離パルス発生回路の動作を示
すタイムチャート。第３図は本発明の多重・分離パルス発生回路のカウント
回路のブロック構成図。１０・・・多重・分離パルス発生回路、１１・・・符号
化回路、１２・・・チャネル・パルス発生回路、１３・
・・カウント回路、１４・・・チャネル・アドレス禁止
信号発生回路、１５・・・オア・ゲート、２１・・・分
離回路、３１・・・多重回路、１０１・・・ビット°・
レート制御信号、１０２・・・チャネル・アドレス指定
信号、１０３・・・カウント制御（８号、１０４・・・
先頭タイムスロット・パルス、１０５・・・多重・分離
パルス、１０６・・・伝送路の符号列、１０７・・・伝
送路符号列から分離パルスにより分離されたデータ、１
０８・・・伝送路符号列へ多重パルスにより多重しよう
とするデータ。１０９・・・チャネル・アドレス禁止（
８号、１１０・・・クロック・パルス。

Claims

【特許請求の範囲】

（１）複数のビット・レートのデータを多重化して符号
列を送信する多重回路および受信する符号列をこの複数
のビット・レートのデータに分離する分離回路に接続さ
れ、この多重回路およびこの分離回路にそれぞれ多重・分離
パルスを与える手段を備えた多重・分離パルス発生回路
において、上記複数のビット・レートの一つを示すビット・レート
制御信号（１０１）を符号化する符号化手段（１１）と
、上記送受信する符号列中のタイムスロット位置を示すチ
ャネル・アドレス指定信号（１０２）に基づいて上記送
受信する符号列中の指定位置に先頭タイムスロット・パ
ルスを発生するチャネル・パルス発生手段（１２）と、上記符号化手段の出力およびこのチャネル・パルス発生
手段の出力に基づいて上記複数のビット・レートの一つ
に対応する多重・分離パルスを上記送受信する符号列中
の所定位置のタイムスロットに発生するカウント手段（
１３）とを含むことを特徴とする多重・分離パルス発生回路。