JPS636190B2 - - Google Patents

Info

Publication number
JPS636190B2
JPS636190B2 JP55103725A JP10372580A JPS636190B2 JP S636190 B2 JPS636190 B2 JP S636190B2 JP 55103725 A JP55103725 A JP 55103725A JP 10372580 A JP10372580 A JP 10372580A JP S636190 B2 JPS636190 B2 JP S636190B2
Authority
JP
Japan
Prior art keywords
data
packet
sent
terminal device
pta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55103725A
Other languages
Japanese (ja)
Other versions
JPS5730443A (en
Inventor
Minoru Sugano
Takao Kato
Ryuichi Toki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10372580A priority Critical patent/JPS5730443A/en
Publication of JPS5730443A publication Critical patent/JPS5730443A/en
Publication of JPS636190B2 publication Critical patent/JPS636190B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、2台のデータ端末を収容し、1本の
加入者線に多重化するデータ分岐挿入装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data drop/add device that accommodates two data terminals and multiplexes them onto one subscriber line.

交換網に収容される端末の増設に関し、従来用
いられた方法及び装置を、パケツト交換網(以下
PSNと称す)とパケツト端末(以下PTと称す)
を用いて説明する。
Regarding the expansion of terminals accommodated in a switching network, the methods and equipment used conventionally are
(hereinafter referred to as PSN) and packet terminal (hereinafter referred to as PT)
Explain using.

PSNとPTの接続は一般的には第1図のように
なつている。第1図で、1はPSN、2はPT、3
は加入者線である。次に新たにPTを増設する場
合、方法は2つあり、1つは第2図に示す加入者
線3を新たに設置する方法であり、他は第3図に
示すパケツト多重化装置4を導入し複数のPTよ
り送出されるパケツトを1本の加入者線3に多重
化する方法である。この場合第2図に示す方法で
は、加入者線3を新たに設置する為、その設置費
用、及び使用料が負担増加となる。又、第3図に
示す方法で導入するパケツト多重化装置4は複数
のPTのパケツトを1本の加入者線3に多重化す
る為対PSN1との間及び対PT2との間の制御手
順を有する必要がある。この制御手順は、一般に
CCITTの国際勧告番号X.25で規定されるものが
使われるが、これを実現する為、パケツト多重化
装置4は処理装置やメモリを持つプログラム制御
の複雑な構成となる。この結果、装置のコストが
上昇するので、収容端末数を増加(32端末や64端
末など)し、端末当りのコストを低減する手法が
取られる。しかし、数端末程度までの増設では、
パケツト多重化装置4のコストが高く経済的でな
い。
The connection between PSN and PT is generally as shown in Figure 1. In Figure 1, 1 is PSN, 2 is PT, 3
is the subscriber line. Next, when adding a new PT, there are two methods. One is to newly install the subscriber line 3 shown in Figure 2, and the other is to install the packet multiplexer 4 shown in Figure 3. In this method, packets transmitted from multiple PTs are multiplexed onto one subscriber line 3. In this case, in the method shown in FIG. 2, the subscriber line 3 is newly installed, which increases the installation cost and usage fee. In addition, the packet multiplexing device 4 introduced by the method shown in FIG. Must have. This control procedure is generally
What is specified in CCITT's International Recommendation No. As a result, the cost of the device increases, so measures are taken to increase the number of accommodated terminals (32 terminals, 64 terminals, etc.) and reduce the cost per terminal. However, when adding up to a few terminals,
The cost of the packet multiplexing device 4 is high and it is not economical.

本発明の目的は、上記した従来技術の欠点をな
くし、1端末毎の増設を経済的に行えるデータ分
岐挿入装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the drawbacks of the prior art described above and to provide a data drop/add device that can be economically added to each terminal.

このため本発明は、2端末A,Bからの2本の
信号線を入力し、1本の加入者線に変換するデー
タ分岐挿入装置において、端末より交換網へ向う
データに関し、端末Aからのデータを送信中端末
Bよりデータが送られると端末Aのデータを廃棄
し、端末Bからのデータを加入者線に送り、端末
Bからのデータが途切れるまで端末Aからのデー
タを待合せさせることで、上記目的を達成するも
のである。
For this reason, the present invention provides a data branch/add device that inputs two signal lines from two terminals A and B and converts them into one subscriber line. When data is sent from terminal B while data is being transmitted, data from terminal A is discarded, data from terminal B is sent to the subscriber line, and data from terminal A is queued until data from terminal B is interrupted. , which achieves the above objectives.

以下、本発明の実施例を図を用いて説明する。
第4図は、本発明によるパケツト分岐挿入装置
(以下PDIと称す)の構成を示すものである。第
4図において、5,5A,5Bはパケツト端末
A,B(PTA,B)よりパケツト交換網(PSN)
へ向う(以下「上り」と称す)データ線、6,6
A,6BはPSNよりPTA,Bへ向う(以下「下
り」と称す)データ線、7,7A,7BはPSN
よりPTA,Bへ供給されるクロツク線、8は上
りデータ線5A,5B上のパケツトの有無を検出
するパケツト検出回路、9はデータ線5Bを介し
てPTBより送られる上りデータを一時蓄積する
ためのフアーストインフアーストアウトバツフア
(以下FIFOと称す)、10A,10B,14A,
14B,15A,15Bはアンドゲート、11は
ナンドゲード、12,13はオアゲート、16は
PDIである。第4図において、データ線6から到
来する下りパケツトはPDI16内のアンドゲート
15A,15Bで分岐されて、データ線6A,6
Bを介してPTA,Bへ同時に送られ、各々のPT
内で自分宛のパケツトを選択する。本発明による
実施例の特徴はデータの処理にあるので以下詳し
く動作を説明する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 4 shows the configuration of a packet drop/drop insert device (hereinafter referred to as PDI) according to the present invention. In Fig. 4, 5, 5A, and 5B are connected to the packet switching network (PSN) from packet terminals A and B (PTA, B).
(hereinafter referred to as "up") data line, 6, 6
A, 6B are data lines from PSN to PTA, B (hereinafter referred to as "downstream"), 7, 7A, 7B are PSN
8 is a packet detection circuit for detecting the presence or absence of packets on uplink data lines 5A and 5B, and 9 is for temporarily storing uplink data sent from PTB via data line 5B. First-in-first-out buffer (hereinafter referred to as FIFO), 10A, 10B, 14A,
14B, 15A, 15B are AND gates, 11 is NAND gates, 12, 13 are OR gates, 16 is
It is PDI. In FIG. 4, a downstream packet arriving from data line 6 is branched by AND gates 15A and 15B in PDI 16, and then sent to data lines 6A and 6.
Simultaneously sent to PTA and B via B, and each PT
Select the packet addressed to you. Since the feature of the embodiment according to the present invention lies in data processing, the operation will be explained in detail below.

上りパケツト処理のタイムチヤートの1例を第
5図に示す。第5図において、T5AはPTAよ
りのパケツトの流れを示すタイムチヤート、T5
BはPTBよりのパケツトの流れを示すタイムチ
ヤート、T5はPSNへ向うパケツトの流れを示
すタイムチヤートである。PDI16ではPTBか
らのパケツトが無い時はパケツト検出回路8の制
御によりクロツクをクロツク線7A,7Bを介し
てPTA,Bへ送り、PTAからの上りデータ線5
AをPSNへ向う上りデータ線5で接続する。従
つて第5図で示すようにPTAから送られたパケ
ツトa0は時間遅れなしでPSNへ送られる。PTB
からデータ線5Bを介してパケツトb0が送られて
来ると、そのパケツトをパケツト検出回路8で検
出し、PTAからパケツトa1が送られて来ている
場合は、上りデータ線5Aを経由してPSNへ送
られているパケツトに途中放棄を意味する放棄パ
ターンをオアゲート12を介してパケツト検出回
路8から挿入し、PTAからのパケツトを途中放
棄した後、PTBからのパケツトを上りデータ線
5を経由してPSNへ送る。尚PTBからのパケツ
トをパケツト検出回路8で検出してから上りデー
タ線5経由でPSNへ送るまでPTAからのパケツ
トを放棄するための放棄パターンの挿入等処理時
間が必要なため、PTBからのパケツトは一時
FIFO9に蓄わえられる。またPTBからのパケツ
トをPSNへ送出中、PTAからのパケツトの区切
りを検出するとパケツト検出回路8の制御により
PTAへ送られるクロツクを中断し、次のパケツ
トが送られて来るのを防止する。その後PTBか
らのパケツトが途切れた事をパケツト検出回路8
が検出するとPTAとPSNの間の上りデータ線5
Aと5を接続し、PTAへクロツクを送出し、
PTAに次のパケツト送出を可能とする。
An example of a time chart of upstream packet processing is shown in FIG. In Figure 5, T5A is a time chart showing the flow of packets from PTA;
B is a time chart showing the flow of packets from the PTB, and T5 is a time chart showing the flow of packets toward the PSN. In the PDI 16, when there is no packet from the PTB, the clock is sent to the PTA, B via the clock lines 7A, 7B under the control of the packet detection circuit 8, and the uplink data line 5 from the PTA is sent.
A is connected to the upstream data line 5 going to the PSN. Therefore, as shown in FIG. 5, the packet a0 sent from the PTA is sent to the PSN without any time delay. P.T.B.
When a packet b0 is sent from the PTA via the data line 5B, the packet is detected by the packet detection circuit 8, and if a packet a1 is sent from the PTA, it is sent via the upstream data line 5A. The packet detection circuit 8 inserts a discard pattern indicating mid-term discard into the packet being sent to the PSN via the OR gate 12, and after discarding the packet from the PTA, the packet is sent up the data line 5 from the PTB. Send to PSN via. Note that processing time is required for inserting a discard pattern to discard the packet from the PTA until the packet is detected by the packet detection circuit 8 and sent to the PSN via the uplink data line 5. is temporary
Stored in FIFO9. Also, when a break in the packet from the PTA is detected while the packet from the PTB is being sent to the PSN, the packet detection circuit 8 controls the
Interrupts the clock sent to the PTA and prevents the next packet from being sent. After that, the packet detection circuit 8 detects that the packet from the PTB is interrupted.
When detected, the uplink data line 5 between PTA and PSN
Connect A and 5, send the clock to PTA,
Enables PTA to send the next packet.

なお、本発明において途中放棄を示す放棄パタ
ーンをデータ中に挿入するのは、放棄パターンに
より連続した直前のデータの廃棄を受信側に指示
することができるようにするためにある。
In the present invention, the purpose of inserting an abandonment pattern indicating midway abandonment into the data is to enable the receiving side to be instructed to discard the immediately preceding data using the abandonment pattern.

つまり、本発明では、優先側のデータを送信す
るために、非優先側のデータを中断する必要があ
るので、非優先側の送出済の一部データの廃棄を
受信側(PSN)へ指示する目的で放棄パターン
を挿入するものである。
In other words, in the present invention, in order to transmit the data on the priority side, it is necessary to interrupt the data on the non-priority side, so the receiving side (PSN) is instructed to discard some of the data that has already been sent on the non-priority side. This is to insert an abandonment pattern for the purpose.

上記実施例からも明らかなように本発明におい
ては、分岐挿入装置を既設端末と交換網間の加入
者線に挿入する事により、1端末の増設が行え
る。このため、従来行われていた加入者線を新た
に新設するとか大規模なパケツト多重化装置を導
入する事無しに数端末程度までの増設が経済的に
行える。
As is clear from the embodiments described above, in the present invention, one terminal can be added by inserting a drop-and-drop device into the subscriber line between the existing terminal and the switching network. Therefore, it is possible to economically increase the number of terminals by up to several terminals without installing a new subscriber line or introducing a large-scale packet multiplexing device, which has been done in the past.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はパケツト交換網とパケツト端末の接続
を示す図、第2図は加入者線を増設する事による
パケツト端末の増設を示す図、第3図はパケツト
多重化装置を導入する事によるパケツト端末の増
設を示す図、第4図は本発明の一実施例によるデ
ータ分岐挿入装置を示す構成図、第5図は本発明
によるデータ分岐挿入装置の動作を示すタイムチ
ヤートである。 1:パケツト交換網(PSN)、2:パケツト端
末(PT)、3:加入者線、4:パケツト多重化装
置、5:上りデータ線、6:下りデータ線、7:
クロツク線、8:パケツト検出回路、9:フアー
ストインフアーストアウトバツフア(FIFO)、1
0,14,15:アンドゲート、11:ナンドゲ
ート、12,13:オアゲート、16:パケツト
分岐挿入装置(PDI)。
Figure 1 is a diagram showing the connection between a packet switching network and packet terminals, Figure 2 is a diagram showing the addition of packet terminals by adding subscriber lines, and Figure 3 is a diagram showing the connection of packet switching networks and packet terminals by introducing a packet multiplexing device. FIG. 4 is a block diagram showing a data add/drop device according to an embodiment of the present invention, and FIG. 5 is a time chart showing the operation of the data add/drop device according to the present invention. 1: Packet switched network (PSN), 2: Packet terminal (PT), 3: Subscriber line, 4: Packet multiplexer, 5: Upstream data line, 6: Downstream data line, 7:
Clock line, 8: Packet detection circuit, 9: First-in-first-out buffer (FIFO), 1
0, 14, 15: AND gate, 11: NAND gate, 12, 13: OR gate, 16: Packet drop-insertion device (PDI).

Claims (1)

【特許請求の範囲】[Claims] 1 2台のデータ端末装置を収容し、一本の加入
者線に多重化するデータ分岐挿入装置において、
非優先側の第1のデータ端末装置よりデータが加
入者線に送出されている時に優先側の第2のデー
タ端末装置よりデータが送られると、該第2のデ
ータ端末装置よりのデータを検出し、前記非優先
側の第1のデータ端末装置より送出されているデ
ータにデータの途中放棄を示す放棄パターンを挿
入し、前記第1のデータ端末装置より送出される
データを中断し、前記第2のデータ端末装置より
送られるデータを優先的に加入者線へ送ることを
特徴とする放棄パターン挿入形データ分岐挿入装
置。
1. In a data add/drop device that accommodates two data terminal devices and multiplexes them onto one subscriber line,
When data is sent from a second data terminal device on the priority side while data is being sent to the subscriber line from the first data terminal device on the non-priority side, the data from the second data terminal device is detected. and inserts an abandonment pattern indicating midway abandonment of data into the data being sent out from the first data terminal device on the non-priority side, interrupting the data being sent out from the first data terminal device, and An abandon pattern insertion type data branching/insertion device characterized in that data sent from a data terminal device No. 2 is sent preferentially to a subscriber line.
JP10372580A 1980-07-30 1980-07-30 Disregarded-pattern insertion type data branching and inserting device Granted JPS5730443A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10372580A JPS5730443A (en) 1980-07-30 1980-07-30 Disregarded-pattern insertion type data branching and inserting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10372580A JPS5730443A (en) 1980-07-30 1980-07-30 Disregarded-pattern insertion type data branching and inserting device

Publications (2)

Publication Number Publication Date
JPS5730443A JPS5730443A (en) 1982-02-18
JPS636190B2 true JPS636190B2 (en) 1988-02-08

Family

ID=14361635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10372580A Granted JPS5730443A (en) 1980-07-30 1980-07-30 Disregarded-pattern insertion type data branching and inserting device

Country Status (1)

Country Link
JP (1) JPS5730443A (en)

Also Published As

Publication number Publication date
JPS5730443A (en) 1982-02-18

Similar Documents

Publication Publication Date Title
EP0083632B1 (en) Idle time slot seizure and transmission facilities for loop communication system
CA1223325A (en) Packet and circuit switched communications network
EP0203971B1 (en) Idle period signalling in a packet switching system
EP0130431A1 (en) System for digitized voice and data with means to compensate for variable path delays
US4707826A (en) Circuit and packet data transmission system
US4507778A (en) Digital transmission system
EP0179629A2 (en) Packet switching system
EP0100593B1 (en) Improved time slot arrangements for local area network systems
AU647621B2 (en) Variable data rate channels for digital networks
EP0282198A2 (en) Communications system and components and methods for use therein
US7394766B2 (en) Multi-link extensions and bundle skew management
JPH0630485B2 (en) Time division bidirectional transmission method
JPH0775353B2 (en) Packet switching method
US6687840B1 (en) Multi-link extensions and bundle skew management
JPS636190B2 (en)
US6671760B1 (en) Switching system for controlling internal apparatuses in an exchange system
JPS6341459B2 (en)
JPS636189B2 (en)
JP2510875B2 (en) Traffic monitoring system
JPH0129108B2 (en)
JPS6367788B2 (en)
KR100261517B1 (en) Method and apparatus for controlling data transmission in communication network
JP2756766B2 (en) Cell priority processing unit
JP2852471B2 (en) Cell traffic monitoring device
JP2852472B2 (en) Cell traffic monitoring device