JPS6362335A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6362335A JPS6362335A JP61208144A JP20814486A JPS6362335A JP S6362335 A JPS6362335 A JP S6362335A JP 61208144 A JP61208144 A JP 61208144A JP 20814486 A JP20814486 A JP 20814486A JP S6362335 A JPS6362335 A JP S6362335A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- package
- integrated circuit
- lead piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明の集積回路装置に関する。
従来までの集積回路装置の一例として、ワイヤーボンデ
ィングによりチップとセラミックパッケージを結合して
ピングリッドアレーとする集積回路装置の断面を含む斜
視図を第１２図に示す。ここでチップ２は、ボンディン
グパッド１とパッケージのリード片６との間を結ぶワイ
ヤー７によって、ビングリッドアレーの端子９と電気的
に接続されている。ワイヤーは、ＡｕもしくはＡＪ線が
用いられ、それぞれ熱圧着及び超音波圧着によりボンデ
ィングされる。ボンディング後、外観チェックを行ない
、金属キャップ８をかぶせシールを行ない、チップを不
活性ガス雰囲気中に密閉する。
ィングによりチップとセラミックパッケージを結合して
ピングリッドアレーとする集積回路装置の断面を含む斜
視図を第１２図に示す。ここでチップ２は、ボンディン
グパッド１とパッケージのリード片６との間を結ぶワイ
ヤー７によって、ビングリッドアレーの端子９と電気的
に接続されている。ワイヤーは、ＡｕもしくはＡＪ線が
用いられ、それぞれ熱圧着及び超音波圧着によりボンデ
ィングされる。ボンディング後、外観チェックを行ない
、金属キャップ８をかぶせシールを行ない、チップを不
活性ガス雰囲気中に密閉する。
このようなボンディングによるチップの接続ではボンデ
ィングにおけるワイヤーの軟化及び変形、ずれによるト
ラブルの発生を防ぐため、ボンディングパッドの面積を
大きく取り、かつパッドの間隔も広く取る必要があった
。また、パッドの位置についても制限が多く、チップの
周辺部に、なるべく−直線に配置する必要があった。こ
のため、チップの集積度が上がヤ、チップの外部端子数
が増加するにつれて、ボンディングパッドの数が増加し
、チップ内に収容しきれなくなってきた。
ィングにおけるワイヤーの軟化及び変形、ずれによるト
ラブルの発生を防ぐため、ボンディングパッドの面積を
大きく取り、かつパッドの間隔も広く取る必要があった
。また、パッドの位置についても制限が多く、チップの
周辺部に、なるべく−直線に配置する必要があった。こ
のため、チップの集積度が上がヤ、チップの外部端子数
が増加するにつれて、ボンディングパッドの数が増加し
、チップ内に収容しきれなくなってきた。
このような問題点を解決するだめの手段の一つとして第
１３図に示すような、フィルムキャリアー１１に！る、
Ｔ Ａ Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄ
ｉｎｇ） と呼ばれる接続方法が考案されてきた。こ
れは、第１４図に示すように、チップ２の表面に、Ａｉ
層２６と、Ａｕ、Ｃｕ、Ｃｒからナル多層メッキ層２７
と、Ａｕまたは半田からなる接合層２８とからなシ、バ
ンプ１０と呼ばれる金属の盛シ上シを構成し、このバン
プ１０に、第１３図のフィルムキャリアー１１上に形成
されたボンディングリード片１７の先端を重ね合せ、瞬
間的に加熱して、全リードを一度に接続する。
１３図に示すような、フィルムキャリアー１１に！る、
Ｔ Ａ Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄ
ｉｎｇ） と呼ばれる接続方法が考案されてきた。こ
れは、第１４図に示すように、チップ２の表面に、Ａｉ
層２６と、Ａｕ、Ｃｕ、Ｃｒからナル多層メッキ層２７
と、Ａｕまたは半田からなる接合層２８とからなシ、バ
ンプ１０と呼ばれる金属の盛シ上シを構成し、このバン
プ１０に、第１３図のフィルムキャリアー１１上に形成
されたボンディングリード片１７の先端を重ね合せ、瞬
間的に加熱して、全リードを一度に接続する。
このように接続した場合、ワイヤーボンディングの場合
と異なって、接続時の変形、ずれ等の発生がなく、位１
の精度が高く、バンプの面積が、ボンディングパッドに
比べると小さいため、同一チップ面積でも端子数を増せ
る。このように、ＴＡＢによる接続は、端子数を増すこ
とができるが、バンプの構成が、第１４図の通り複雑で
、工数が増加する以外に、フィルムキャリアーのボンデ
ィングリード片によって、バンプの位置が同定されるた
め異なった形状のチップには対応できず、各チップごと
に、異なったフィルムキャリアーを必要とし、高価にな
る欠点があった。また、バンプの位置は、チップ周辺部
に限られるため、集積回路のレイアウトにも制限が生じ
る。
と異なって、接続時の変形、ずれ等の発生がなく、位１
の精度が高く、バンプの面積が、ボンディングパッドに
比べると小さいため、同一チップ面積でも端子数を増せ
る。このように、ＴＡＢによる接続は、端子数を増すこ
とができるが、バンプの構成が、第１４図の通り複雑で
、工数が増加する以外に、フィルムキャリアーのボンデ
ィングリード片によって、バンプの位置が同定されるた
め異なった形状のチップには対応できず、各チップごと
に、異なったフィルムキャリアーを必要とし、高価にな
る欠点があった。また、バンプの位置は、チップ周辺部
に限られるため、集積回路のレイアウトにも制限が生じ
る。
上記のような欠点を補うため、第１５図に示すような、
フリップチップと呼ばれる接続方法による集積回路装置
がある。これは、第１４図と同様のバンプをチップ２の
表面に形成し、このチップを、表面を下にして、セラミ
ックなどの基板２９上にのせ、全体を加熱することによ
り、半田を溶かし７、配線３０に接続するものである。
フリップチップと呼ばれる接続方法による集積回路装置
がある。これは、第１４図と同様のバンプをチップ２の
表面に形成し、このチップを、表面を下にして、セラミ
ックなどの基板２９上にのせ、全体を加熱することによ
り、半田を溶かし７、配線３０に接続するものである。
７リツプチツプの場合、バンプの位置に対する制限がな
いため、端子数も必要なだけ取ることができ、また回路
のレイアウトに応じ任意の位置にバンブ上置くことがで
きる。このように、フリップチップは、多くの利点をも
つが、欠点としては、フイルムキ亭 ヤリアーと同様にバンプを必要とすると、及び基板への
直接実装となり、パッケージに入れた形での実装ができ
ないため、実装後の外観チェック、各チップごとのスク
リーニングなどができないことなどかあシ、結局現在に
おいては、汎用性の高さなどから、ワイヤーボンディン
グを用いた組み立て方法がもっとも広く用いられてきた
。
いため、端子数も必要なだけ取ることができ、また回路
のレイアウトに応じ任意の位置にバンブ上置くことがで
きる。このように、フリップチップは、多くの利点をも
つが、欠点としては、フイルムキ亭 ヤリアーと同様にバンプを必要とすると、及び基板への
直接実装となり、パッケージに入れた形での実装ができ
ないため、実装後の外観チェック、各チップごとのスク
リーニングなどができないことなどかあシ、結局現在に
おいては、汎用性の高さなどから、ワイヤーボンディン
グを用いた組み立て方法がもっとも広く用いられてきた
。
本発明の集積回路装置は、ワイヤーボンディング用のボ
ンディングパッドを最外周とその内側に２周以上にわた
って設けた集積回路素子と、この集積回路素子を内側に
設置したパッケージと、前記パッドに対応して２段以上
にわたって相互に接触しないように離れて、絶縁物を介
して積み重ねたボンディング用のリード片と、最下段の
前記ボンディング用のリード片と最外周の前記ボンディ
ングパッドをワイヤーボンディングによって接続する最
上段の前記ボンディング用のリード片を内側の前記ボン
ディングパッドにワイヤーボンディングにより接続する
第２のワイヤーとを具備することを特徴とする。
ンディングパッドを最外周とその内側に２周以上にわた
って設けた集積回路素子と、この集積回路素子を内側に
設置したパッケージと、前記パッドに対応して２段以上
にわたって相互に接触しないように離れて、絶縁物を介
して積み重ねたボンディング用のリード片と、最下段の
前記ボンディング用のリード片と最外周の前記ボンディ
ングパッドをワイヤーボンディングによって接続する最
上段の前記ボンディング用のリード片を内側の前記ボン
ディングパッドにワイヤーボンディングにより接続する
第２のワイヤーとを具備することを特徴とする。
本発明の集積回路装置は、テープ・オートメイテッド・
ボンディング用のパンダを最外周とその内側［２周以上
にわたって設けた集積回路素子と、この集積回路素子を
接続するポンディング用のリード片を、前記バンプに対
応して２段以上にわたって相互に接触しないように離れ
て、絶縁物を介して積み重ねたテープキャリヤーと、最
下段の前記ポンディング用のリード片を最外周のバンプ
によって接続する第１のワイヤーと、最上段の前記ボン
ディング用リード片を内側の前記バンプに接続する第２
のワイヤーとを具備することを特徴とする 〔実施例〕 第１図は、本発明の第一の実施例を示す、断面を含む斜
視図である。
ボンディング用のパンダを最外周とその内側［２周以上
にわたって設けた集積回路素子と、この集積回路素子を
接続するポンディング用のリード片を、前記バンプに対
応して２段以上にわたって相互に接触しないように離れ
て、絶縁物を介して積み重ねたテープキャリヤーと、最
下段の前記ポンディング用のリード片を最外周のバンプ
によって接続する第１のワイヤーと、最上段の前記ボン
ディング用リード片を内側の前記バンプに接続する第２
のワイヤーとを具備することを特徴とする 〔実施例〕 第１図は、本発明の第一の実施例を示す、断面を含む斜
視図である。
まず、ボンディングパッド１をチップの最外周だけでな
くその内側にも設けたチップ２人を、従来のセラミック
ビングリッドアレーのパッケージ３内に置き、ワイヤー
ボンディングする。このパッケージの上にパッケージ４
をかぶせる。このパッケージ４の下部は、最外周のボン
ディングパッドをおおうせり出し部を有している。この
せ如出し部の上にパッケージ４のリード片６Ａがのって
おシ、このリード片６Ａと内側のボンディングパッドＩ
Ａｉ、ワイヤー７Ａでボンディングする。
くその内側にも設けたチップ２人を、従来のセラミック
ビングリッドアレーのパッケージ３内に置き、ワイヤー
ボンディングする。このパッケージの上にパッケージ４
をかぶせる。このパッケージ４の下部は、最外周のボン
ディングパッドをおおうせり出し部を有している。この
せ如出し部の上にパッケージ４のリード片６Ａがのって
おシ、このリード片６Ａと内側のボンディングパッドＩ
Ａｉ、ワイヤー７Ａでボンディングする。
パッケージ４のせシ出し部５によってパッケージ３と、
パッケージ４のワイヤー７がワイヤー７Ａに接触するこ
とはない。第２図に示すようにパッケージ４のせり出し
部５Ａが十分な高さを取れば第１図のように最外周のボ
ンディングパッドをおおっていなくても、高低差により
ワイヤー７．７人間に、十分な間隔がとれる。このよう
な構造は、第１図の例に比べ、チップサイズ及びチップ
のマウント精度に対する融通性が増す。また第３図に示
すように、せり出し部５Ｂを大きく内側にのばせば、チ
ップ２Ｂのかなシ内側にもボンディングパッドを設け、
接続ができるようになるため、チップ内の素子のレイア
ウトの融通性が増し、配線の引き回しをへらすことがで
き、性能の向上を計ることができる。
パッケージ４のワイヤー７がワイヤー７Ａに接触するこ
とはない。第２図に示すようにパッケージ４のせり出し
部５Ａが十分な高さを取れば第１図のように最外周のボ
ンディングパッドをおおっていなくても、高低差により
ワイヤー７．７人間に、十分な間隔がとれる。このよう
な構造は、第１図の例に比べ、チップサイズ及びチップ
のマウント精度に対する融通性が増す。また第３図に示
すように、せり出し部５Ｂを大きく内側にのばせば、チ
ップ２Ｂのかなシ内側にもボンディングパッドを設け、
接続ができるようになるため、チップ内の素子のレイア
ウトの融通性が増し、配線の引き回しをへらすことがで
き、性能の向上を計ることができる。
いずれの場合も、ボンディング終了後、不活性ガスをパ
ッケージ内に充填し、金属キャップ８をかぶせシールす
る。
ッケージ内に充填し、金属キャップ８をかぶせシールす
る。
またこの構成で用いられるビングリッドアレーは、パッ
ケージ４を用いない場合は、−層構造の従来までのピン
グリッドアレーとして使用可能であるため、本発明のピ
ングリットアレーは、単にパッド数の多い集積回路専用
ではなく、パッド数〆の小ないものから多いものまで、
パッド数に応じ、単層構造から多層構造と積み重ねるこ
とにより、任意のパッド数に対応できるため、非常に汎
用性が高い。
ケージ４を用いない場合は、−層構造の従来までのピン
グリッドアレーとして使用可能であるため、本発明のピ
ングリットアレーは、単にパッド数の多い集積回路専用
ではなく、パッド数〆の小ないものから多いものまで、
パッド数に応じ、単層構造から多層構造と積み重ねるこ
とにより、任意のパッド数に対応できるため、非常に汎
用性が高い。
第４図は、本発明の第２の実施例を示す断面を含む斜視
図である。
図である。
まず、バンプ１０を、最外周だけでなく、その内側にも
設けたチップ２Ｃを、ＴＡＢ−ｉ用いてフィルムキャリ
アー１１にボンディングする。ここでボンディングされ
るバンプは、最外周のパンダである。このフィルムキャ
リアー１１の上にフィルムキャリアー１２を重ねる。フ
ィルムキャリアー１１の４ケ所に、上向き凸部１３が設
けられており、これと同じ位置のフィルムキャリアー１
２に下向き凸部１４が設けられておシ、この４点を熱圧
着によって固着して、キャリアーの間隔をとる。フィル
ムキャリアーどうしの位置ぎめは、パーコレータ１フ穴
１５の中心を合せ調整する。このようＫしてフィルムキ
ャリアー１２のボンディングリード片１６は正確に内側
のバンプの上にくるよう調整することができる。ボンデ
ィングリード片１６は、あらかじめフィルムキャリアー
間の間隔にみあった分だけ下側に折り曲げられており、
フィルムキャリアーどうしが固着された時、バンプに接
触するように調整されている。この状態で、フィルムキ
ャリアーの間に設けられた間隙により、２つのフィルム
キャリアーのリード片どうしが接触することはない。ボ
ンディング後、樹脂全ボッティングして、フィルムキャ
リアーから切りはなし、端子の曲げ加工した例を第５図
に示す。端子は同図のように上下のリードを一列に曲げ
加工しても良いが、第６図のように、千鳥足状に加工し
ても良い。
設けたチップ２Ｃを、ＴＡＢ−ｉ用いてフィルムキャリ
アー１１にボンディングする。ここでボンディングされ
るバンプは、最外周のパンダである。このフィルムキャ
リアー１１の上にフィルムキャリアー１２を重ねる。フ
ィルムキャリアー１１の４ケ所に、上向き凸部１３が設
けられており、これと同じ位置のフィルムキャリアー１
２に下向き凸部１４が設けられておシ、この４点を熱圧
着によって固着して、キャリアーの間隔をとる。フィル
ムキャリアーどうしの位置ぎめは、パーコレータ１フ穴
１５の中心を合せ調整する。このようＫしてフィルムキ
ャリアー１２のボンディングリード片１６は正確に内側
のバンプの上にくるよう調整することができる。ボンデ
ィングリード片１６は、あらかじめフィルムキャリアー
間の間隔にみあった分だけ下側に折り曲げられており、
フィルムキャリアーどうしが固着された時、バンプに接
触するように調整されている。この状態で、フィルムキ
ャリアーの間に設けられた間隙により、２つのフィルム
キャリアーのリード片どうしが接触することはない。ボ
ンディング後、樹脂全ボッティングして、フィルムキャ
リアーから切りはなし、端子の曲げ加工した例を第５図
に示す。端子は同図のように上下のリードを一列に曲げ
加工しても良いが、第６図のように、千鳥足状に加工し
ても良い。
第７図は、本発明の第３の実施例を示す、断面を含む斜
視図である。あらかじめ、下側の部分にインサートモー
ルド２０をほどこしたり一ド７レーム２１上に、第１の
実施例の場合と同様に、ボンディングパッドを２重に設
けたチップ２人全マウントして、ワイヤーボンディング
を行なう。このインサートモールド２０に位置ぎめを兼
ねた突起２２を設けておき、これをスペーサーとして、
この上Ｋ リードフレーム２３を重ね、チップ２人の内
側のパッドとワイヤーボンディングにより接続する。リ
ードフレーム２３のせ）出し部の位置関係は、第１の実
施例と同様で、突起２２を高くしておけば、せシ出し量
は小なくてもワイヤー間に十分な間隙上とることができ
る。また、リードフレーム２３のせυ出しを大きくすれ
ば、チップのかなシ内側にもボンディングできることも
同様である。ボンディング後、第８図に示すように、チ
ップに保護用のシリコン樹脂２４をポツティングし、上
部に、インサートモールド２５をして、封止が完成する
。
視図である。あらかじめ、下側の部分にインサートモー
ルド２０をほどこしたり一ド７レーム２１上に、第１の
実施例の場合と同様に、ボンディングパッドを２重に設
けたチップ２人全マウントして、ワイヤーボンディング
を行なう。このインサートモールド２０に位置ぎめを兼
ねた突起２２を設けておき、これをスペーサーとして、
この上Ｋ リードフレーム２３を重ね、チップ２人の内
側のパッドとワイヤーボンディングにより接続する。リ
ードフレーム２３のせ）出し部の位置関係は、第１の実
施例と同様で、突起２２を高くしておけば、せシ出し量
は小なくてもワイヤー間に十分な間隙上とることができ
る。また、リードフレーム２３のせυ出しを大きくすれ
ば、チップのかなシ内側にもボンディングできることも
同様である。ボンディング後、第８図に示すように、チ
ップに保護用のシリコン樹脂２４をポツティングし、上
部に、インサートモールド２５をして、封止が完成する
。
封止終了後、端子の曲げ加工を行なう。第９図は、上、
下Ｏリ−ドｔ−列に曲げて、Ｄ Ｉ Ｐ （ＤｕａｌＩ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）形式にした場合を示す
。第１０図は、上、下のリードを千鳥足状に加工して、
フラットモールド形成にした場合を示す。また、下側の
リードフレームを端子部分だけ、曲げ加工をほどこして
おいてから、最初のボンディングを行なうようにしてお
けば、第１１図に示すように端子が２重にならんだ、ピ
ングリッドアレー形式にすることも可能である。
下Ｏリ−ドｔ−列に曲げて、Ｄ Ｉ Ｐ （ＤｕａｌＩ
ｎｌｉｎｅ Ｐａｃｋａｇｅ）形式にした場合を示す
。第１０図は、上、下のリードを千鳥足状に加工して、
フラットモールド形成にした場合を示す。また、下側の
リードフレームを端子部分だけ、曲げ加工をほどこして
おいてから、最初のボンディングを行なうようにしてお
けば、第１１図に示すように端子が２重にならんだ、ピ
ングリッドアレー形式にすることも可能である。
以上述べてきた、本発明の実施例については、いずれも
２層までのパッケージ、フィルムキャリアー構造につい
て述べてきたが、よ）多Ｊ−の構造も、同任な工程のく
シ返しにより、容易に実現できる。また、このような多
層化の手法はチップキャリアーグなどの集積回路装置に
も応用可能でらシ、同様な効果をあげることができる。
２層までのパッケージ、フィルムキャリアー構造につい
て述べてきたが、よ）多Ｊ−の構造も、同任な工程のく
シ返しにより、容易に実現できる。また、このような多
層化の手法はチップキャリアーグなどの集積回路装置に
も応用可能でらシ、同様な効果をあげることができる。
以上説明したように、本発明は、パッケージあるいはフ
ィルムキャリアーを多層化することにより、従来までは
不可能であった多端子化を実現でき、また集積回路の高
性能化、低価格化も実現できる効果がある。
ィルムキャリアーを多層化することにより、従来までは
不可能であった多端子化を実現でき、また集積回路の高
性能化、低価格化も実現できる効果がある。
第１図は本発明の第１の実施例を示す、断面を含む斜視
図、第２図、第３図は第１図の部分を示す断面図、第４
図は本発明の第２の実施例を示ｉ断面を含む斜視図、第
５図、第６図は本発明の第２の実施例を示す斜視図、第
７図は本発明の第３の実施例を示す、断面を含む斜視図
、第８図は本発明の第３の実施例を示す断面図、第９図
、第１０図、第１１図は、本発明の第３の実施例を示す
斜視図、第１２ ｒｊｍ ｔの従来例を示す、断面を含
む斜視図、第１３図は第２の従来を示す、断面を含む斜
視図、第１４図は第１３図の一部の断面図、第１５図は
第３の従来例の斜視図である。 １・・・・・・ボンディングパッド、２・・・・・・チ
ップ、３・・・・・・パッケージ、４・・・・・・パッ
ケージ、５・・・・・・せシ出し部、６・・・・・・リ
ード片、７・−・・・・ワイヤー、８・・・・・・金属
キャップ、９・・・・・・端子、１０・・・・・・バン
プ、１１・・・・・・フィルムキャリアー、１２・・・
・・・フィルムキャリアー、１３・・・・・−上向き凸
部、１４・・・・・・下向！凸Ｌ１５・・・・・・パー
コレーション穴、１６・・・・・・ボンディングリード
片、１７・・・・・・ボンディングリード片、１８・・
・・・・ボッティング樹脂、１９・・・・・・フィルム
キャリア一端子、２０・・・・・・インサートモールド
、２１・・・・・・ＩＪ−１’７Ｌ／−ム、２２・・・
・・・突起、２３・・・・・・＋７− ）’ ７レーム
、２４・・・・・・シリコン樹脂、２５・・・・・・イ
ンサートモールド、２６・・・・・・１層、２７・・・
・・・Ａｕ、Ｃｕ、Ｃｒがら成る多層メッキ層、２８・
・・・・・Ａｕ ｌ＞るいは半田〃・ら成る接合層、２
９・・・・・・基板、３０・・・・・・配線。 代理人 弁理士 内 原 ｘｘ ゛）”＋日
−−。 ・・′−ル′ ＋−ｚノ イ ｑ 図 ギ ｌθ 図 ＄ｆｆｌ！Ｉ 牙 ／４ Ｉ！１
図、第２図、第３図は第１図の部分を示す断面図、第４
図は本発明の第２の実施例を示ｉ断面を含む斜視図、第
５図、第６図は本発明の第２の実施例を示す斜視図、第
７図は本発明の第３の実施例を示す、断面を含む斜視図
、第８図は本発明の第３の実施例を示す断面図、第９図
、第１０図、第１１図は、本発明の第３の実施例を示す
斜視図、第１２ ｒｊｍ ｔの従来例を示す、断面を含
む斜視図、第１３図は第２の従来を示す、断面を含む斜
視図、第１４図は第１３図の一部の断面図、第１５図は
第３の従来例の斜視図である。 １・・・・・・ボンディングパッド、２・・・・・・チ
ップ、３・・・・・・パッケージ、４・・・・・・パッ
ケージ、５・・・・・・せシ出し部、６・・・・・・リ
ード片、７・−・・・・ワイヤー、８・・・・・・金属
キャップ、９・・・・・・端子、１０・・・・・・バン
プ、１１・・・・・・フィルムキャリアー、１２・・・
・・・フィルムキャリアー、１３・・・・・−上向き凸
部、１４・・・・・・下向！凸Ｌ１５・・・・・・パー
コレーション穴、１６・・・・・・ボンディングリード
片、１７・・・・・・ボンディングリード片、１８・・
・・・・ボッティング樹脂、１９・・・・・・フィルム
キャリア一端子、２０・・・・・・インサートモールド
、２１・・・・・・ＩＪ−１’７Ｌ／−ム、２２・・・
・・・突起、２３・・・・・・＋７− ）’ ７レーム
、２４・・・・・・シリコン樹脂、２５・・・・・・イ
ンサートモールド、２６・・・・・・１層、２７・・・
・・・Ａｕ、Ｃｕ、Ｃｒがら成る多層メッキ層、２８・
・・・・・Ａｕ ｌ＞るいは半田〃・ら成る接合層、２
９・・・・・・基板、３０・・・・・・配線。 代理人 弁理士 内 原 ｘｘ ゛）”＋日
−−。 ・・′−ル′ ＋−ｚノ イ ｑ 図 ギ ｌθ 図 ＄ｆｆｌ！Ｉ 牙 ／４ Ｉ！１
Claims (2)
- （１）ワイヤーボンディング用のボンディングパッドを
最外周とその内側に２周以上にわたつて設けた集積回路
素子と、この集積回路素子を内側に設置したパッケージ
と、前記パッドに対応して、２段以上にわたって相互に
接触しないように離れて、絶縁物を介して積み重ねたボ
ンデディング用のリード片と、最下段の前記ボンディン
グ用のリード片と最外周の前記ボンディングパッドをワ
イヤーボンディングによって接続する第１のワイヤーと
、最上段の前記ボンディング用のリード片を内側の前記
ボンディングパツドにワイヤーボンディングにより接続
する第２のワイヤーとを具備することを特徴とする集積
回路装置。 - （２）テープ・オートメイテッド・ボンディング用のバ
ンプを最外周とその内側に２周以上にわたって設けた集
積回路素子と、この集積回路素子を接続するボンディン
グ用のリード片を、前記バンプに対応して２段以上にわ
たって相互に接触しないように離れて、絶縁物を介して
積み重ねたテープキャリヤーと、最下段の前記ボンディ
ング用のリード片を最外周のバンプに接続する第１のワ
イヤーと、最上段の前記ボンディング用リード片を内側
の前記バンプに接続する第２のワイヤーとを具備するこ
とを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208144A JPS6362335A (ja) | 1986-09-03 | 1986-09-03 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208144A JPS6362335A (ja) | 1986-09-03 | 1986-09-03 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362335A true JPS6362335A (ja) | 1988-03-18 |
Family
ID=16551363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208144A Pending JPS6362335A (ja) | 1986-09-03 | 1986-09-03 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362335A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6619477B2 (en) | 2000-11-20 | 2003-09-16 | Mitsuo Takahashi | Pallet and transportation container |
| JP2007036072A (ja) * | 2005-07-29 | 2007-02-08 | Oki Electric Ind Co Ltd | 半導体装置及びその実装方法 |
| WO2011065223A1 (ja) * | 2009-11-30 | 2011-06-03 | 日本精機株式会社 | 液面検出装置 |
-
1986
- 1986-09-03 JP JP61208144A patent/JPS6362335A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6619477B2 (en) | 2000-11-20 | 2003-09-16 | Mitsuo Takahashi | Pallet and transportation container |
| JP2007036072A (ja) * | 2005-07-29 | 2007-02-08 | Oki Electric Ind Co Ltd | 半導体装置及びその実装方法 |
| WO2011065223A1 (ja) * | 2009-11-30 | 2011-06-03 | 日本精機株式会社 | 液面検出装置 |
| JP2011112581A (ja) * | 2009-11-30 | 2011-06-09 | Nippon Seiki Co Ltd | 液面検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JP2509595B2 (ja) | 電子構成要素のパツケ−ジおよびその製造方法 | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6124546A (en) | Integrated circuit chip package and method of making the same | |
| US6337510B1 (en) | Stackable QFN semiconductor package | |
| US5241133A (en) | Leadless pad array chip carrier | |
| US5483024A (en) | High density semiconductor package | |
| US7772687B2 (en) | Multiple electronic component containing substrate | |
| US6975039B2 (en) | Method of forming a ball grid array package | |
| US20020048849A1 (en) | Stackable flex circuit IC package and method of making same | |
| JPH08181275A (ja) | 半導体デバイスのパッケージ方法および半導体デバイスのパッケージ | |
| KR20030017676A (ko) | 듀얼 다이 패키지 | |
| US5296737A (en) | Semiconductor device with a plurality of face to face chips | |
| US12074118B2 (en) | Semiconductor device package and method for manufacturing the same | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| JP3417095B2 (ja) | 半導体装置 | |
| US5728247A (en) | Method for mounting a circuit | |
| JPS6362335A (ja) | 集積回路装置 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| KR100610917B1 (ko) | 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JPH0517709B2 (ja) | ||
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 |