JPS6363290A - 映像信号のデジタルメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デジタルメモリに対して映像信号データの
書込み及び読出し制御を行なう映像信号のデジタルメモ
リ制御方式に関する。

（従来の技術） 従来、映像信号のデジタルメモリ制御回路は、第５図に
示すように構成されている。デジタルメモリ（以下メモ
リと記す）１に対して入力映像信号ｖ１を書込む場合、
次のような処理が行なわれる。

入力映像信号ｖ１は、アナログデジタル変換器（以下Ａ
／Ｄ変換器と記す）３にてデジタル化され、映像信号デ
ータＤＶＪとなる。映像信号データＤｖ１は、制御回路
２において、メモリ１に適合した書込みデータＷＤに変
換され該メモリ１に供給される。このとき、メモリ１の
アドレスデータＭＡＤは、次のように発生される。即ち
、クロック信号ＣＫは、制御回路２内のメモリアドレス
カウンタ５に供給され、このカウンタの出力カウントデ
ータＡＤＩがタイミング制御回路６を介して導出される
。

このタイミング制御回路６の出力がアドレスデータＭＡ
Ｄとして利用される。

更に前記出力カウントデータＡＤ１は、比較回路８にも
供給される。比較回路８には、予じめアドレス設定回路
７から最大値データＩＮＤが与えられており、この最大
値データＩＮＤと出力カウントデータＡＤＪが一致した
ときに比較回路８はリセット信号ＲＥＳを発生しメモリ
アドレスカウンタ５に与える。これによって、例えば入
力映像信号ｖ１の１フイ一ルド分のデータがメモリ１に
書込まれる。

第６図は、メモリ１が書込みモードにあるときの入力映
像信号ｖ１の波形とメそリアドレスデータＭＡＤの関係
を示す。一般に、メモリアドレスカウンタ５に入力され
るクロック信号ＣＫは、入力映像信号ｖ１の色副搬送波
ｆａｃの定数倍（ＮＴＳＣ。

ＰＡＬなどの各種入力映像信号の色副搬送波に対して一
定な倍数）の周波数であり、てい倍および分周回路の組
合せによって作られている。

しかし入力映像信号ｖ１の信号形式が異方る（　ＮＴＳ
Ｃ、ＰＡＬなど）と、１フイールドの映像信号の書込み
に対するアドレスカウントデータＡＤＩの最大値（Ａ′
Ｎ・・・に、）も異なる。例えばクロック信号ＣＫの周
波数を各々色副搬送周波数に設定し喪場合、ＮＴＳＣで
は４４７０４アドレスが最大、ＰＡＬでは６６３９８ア
ドレスが最大となる。

次にメモリ１からデータな胱出す場合について説明する
。このときは、書込み読出し１ｈ制御信号Ｗ／Ｒによ）
メモリ１は読出しモードに設定される。

そして、メモリアドレスカウンタ５のアドレスカウント
データＡＤＺは、クロック信号ＣＫにより順次カウント
アツプされ、制御回路２内のタイミング制御回路６を通
してメモリ１にアドレスデータＭＡＤとして供給される
。

メモリ１からの読出しデータＲＤ　ｉ′ｉ、節」角」回
路２内においてＤ／Ａ変換器４の入力データとして適合
する映像信号データＤＶ２に変換され、Ｄ／Ａ変換器４
においてアナログの出力映像信号ｖ２に変換される。

出力映像信号ｖ２の１フィールド９読出し終了時間とメ
モリアドレスデータΔｕＤの関係を第７図に示す。

一般に、メモリアドレスカウンター５のクロック信号Ｃ
Ｋの周波激は、メモリ１の書込み及び読出しモードにお
いて一定であるが、第６図に示した、入力映像信号ｖノ
における１フイールｒの書込み終了時間に相当するメモ
リアドレスデータの値（Ａ′ＮＩＡ′Ｎ−１・・・・・
・に２．に、）と第７図に示した出力映像信号■２にお
ける１フイールドの読出し終了時間に相当するメモリア
ドレスデータの値（ＡＮ、ＡＮ−１１・・・・・Ａ２．
Ａ、　）とは一致させる必要はない。出力映Ｆ、７　Ｎ
号ｖ２におけるメモリアドレスデータの値（ＡＮｔＡｓ
−１，・””・Ａ２．ＡＩ　）は、出力映像信号ｖ２を
表示するディスプレイにおいて映像信号が得られる範囲
で設定すれば良い。

第５図に示したデジタルメモリ回路においては、制御回
路２内に、比較回路８、最大値アドレス設定回路７を設
け、読出し時の最大値（ＡＮｊＡＮ−１？・・・・・・
Ａ、）＝Ａと、書込み時の最大値（Ａ’Ｎ　ｓ　ＡＮ　
＋＋　１　ｓ・・・・・・Ａ′、）＝Ａ′を規定してい
る。そして、メモリアドレスカウンタ５は、その出力で
あるメモリアドレスデータＡＤＪが、最大値Ａ又はＡ′
に一致すると初期化される。

上記のシステムにおいて、静止画再生出力を得る場合に
は、メモリアドレスカウンタ５が１フイールドごとにリ
セット信号ＲＥＳによりリセットされるので、メモリ１
の１フイ一ルド分のデータが繰返し読出される。

（発明が解決しようとする問題点） 上記したデジタルメモリ回路は、各種信号形式（ＰＡＬ
　、　ＮＴＳＣ等）の映像信号に対して適用することが
できないという問題がある。これは、映像信号の形式が
異なる場合は、メモリアドレスデータの最大値も異なら
せる必要がある。しかし上記従来の方式は、最大値が固
定しであるため、各種信号形式に対する適合性がない。

そこでこの発明は、扱う信号形式が変っても容易にこの
信号形式に適合した書込み読出し処理を行なうことので
きる映像信号のデジタルメモリ制御方式を提供すること
を目的とする。

［発明の構成］ （問題点を解決するための手段） この発明では、デジタルメモリに対する書込み又は読出
しアドレスを発生するアドレス発生手段の出力アドレス
データと、予じめ設定された設定アドレスデータとを比
較し、両アドレスデータの一致検出により上記アドレス
発生手段をリセットする場合、上記設定アドレスデータ
を信号形式に応じて任意の値に変更できるようにしたも
のである。

（作用） 上記の方式により、デジタルメモリの書込み又は読出し
アドレスの使用量は、信号の形式に応じて自由に変更で
き、使用範囲を拡大できるものである。

（実施例） 以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であや、まず、入力映像信
号ｖ１をデジタルメモリ４１に書込む場合について説明
する。

入力映像信号■１は、アナログデジタル変換器（以下Ａ
／Ｄ変換４と記す）４３でデ・ゾタル化され、映像信号
データＤＶＩとなる。映像信号データＤＶＩは、制御回
路４２においてメモリ４１に適合した書込みデータＷＤ
に変換され該メモリ４ノに供給される。このとき、メモ
リ４１のアドレスデータＭＡＤは、次のように発生され
る。即ち、クロック信号ＣＫは、制御回路２内のメモリ
アドレスカウンタ４５に供給され、このカウンタの出力
カウントデータＡＤ１がタイミング制御回路４６を介し
てメモリ４１にアドレスデータＭＡＤとして供給される
。

更に前記カウントデータＡＤＩは、比較回路４８にも供
給される。比較回路４８は、アドレス設定値選択回路４
７からの設定アドレスデータＡＤ２と、カウントデータ
ＡＤＩを比較し、両データが一致したときにリセット信
号ＲＥＳを発生し、メモリアドレスカウンタ４５をリセ
ットする。

アドレス設定値選択回路４７は、選択信号ＳＬに応じて
、アドレス設定回路（４９，〜４９４）の何れか１つの
出力を選択して前記比較回路４８に供給する回路である
。アドレス設定回路（４９，〜４９４）には、各信号形
式に対し喪メモリ使用量の最大値（書込み又は読出し終
了アドレス）に相幽するデータが格納されている。

なおメモリ４１の書込み時には、書込み読出し制御信号
Ｗ／Ｈにより、該メモリ４１は書込みモードに設定され
る。

第２図は、書込みモードにおける各信号形式に対する設
定アドレスと入力映像信号ｖ１の関係を示す。同図（８
）は、入力映像信号ｖ１の信号形式がＮＴＳＣの場合で
あシ、同図（ｂ）は、ＰＡＬの場合である。

次に、メモリ４ノのデータを読出し出力映像信号ｖ２を
得る場合について説明する。

このときは、メモリ４１は書込み読出し制御信号Ｗ／Ｒ
により読出しモードに設定される。メモリアドレスカウ
ンタ４５のアトＶスカウントデータＡＤＪは、クロック
信号ＣＫＫよシ順次カウントアッグされ、１ムリ御回路
４２内のタイミング１ｔ：」御回路４６を辿してメモリ
４１にアドレスデータＭＡＤとして供給される。

メモリ４ノからの読出データＲＤは、ｆｉｉｌＪ御回路
４２内においてＤ／Ａ変換器４４の入力データとして適
合する映像信号データＤ■２に変換され、Ｄ／Ａ変換器
４４においてアナログの出力映像信号ｖ２に変換される
。

読出しモードにおいても、メモリアドレスカウンタ４５
のカウントデータＡＩ）Ｚは、比較回路４８にて設定ア
ドレスデータＡＤ２と比較される。比較回路４８は、両
データが一致したときにリセット信号ＲＥＳを出力し、
メモリアドレスカウンタ４５をリセットする。従って、
静止画用の出力映像イｇ号を得る場合には、上記の読出
し動作が繰返えされる。つまり、複数フィールドに漉っ
て同じ内容のデータが繰返し読出される。

第３図は読出しモードにおける各信号形式に対する設定
アドレスと出力映像信号ｖ２との関係を示す。同図（、
）は、ＮＴＳＣに適合する出力映像信号ｖ２を得る場合
であり、同図（ｂｌはＰＡＬに適合する出力映像信号を
得る場合の例である。

上記したように、本システムにおいては、メモリ４１の
書込み又は読出しアドレスの最大値を信号形式に応じて
、自由に切換えることができる。

よって、各種の信号形式の信号処理のために使用するこ
とができる。

第４図は、この発明の他の実施例である。上記の実施例
では、複数のアドレス設定回路４９．〜４９４を予じめ
用意しておき、信号形式に応じて何れかのデータを使用
するようにしたが、第４図に示すように、シフトレジス
タ７９を用意して、必要に応じてこのレジスタに信号形
式に応じ九設定アドレスデータＡＤ、９を書込むように
しても良い。

そして、このアドレスデータＡＩ）２をラッチ回路７８
にラッチして、比較回路４８に供給するようにしてもよ
い。

このように構成した場合、システムの使用範囲を更に拡
大できるもので、対応できる信号形式も多くすることが
できる。つまシ、マイクロコンピュータ等により、外部
から社々の設定アドレスデータな入力することができる
。なお他の部分は、第１図の回路と同じであるから第１
図と同じ番号を付して説明は省略する。

［発明の効果］ 以上説明したようにこの発明は、映像信号の書込み又は
読出しを行なう、デジタルメモリのアドレス使用量を信
号形式（ＮＴＳＣ、ＰＡＬ々ど）に応じて自由に変更で
き、使用性を向上し得る映像信号のデジタルメモリ側御
方式を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
、第３図はそれぞれ第１図の回路の動作を説明するのに
信号波形とアドレスデータの関係を示す図、第４図はこ
の発明の他の実施例を示す図、第５図は従来のデジタル
メモリ制御回路を示す図、第６図、第７図は第５図の回
路の動作を説明するのに信号波形とアドレスデータの関
係を示す図である。 ４１・・・デジタルメモリ、４２・・・制御回路、４３
・・・アナログデジタル変換器、４４・・・デジタルア
ナログ変換器、４５・・・メモリアドレスカウンタ、４
６・・・タイミング制御回路、４７・・・アドレス設定
値選択回路、４９１〜４９４・・・アドレス設定回路。 出願人代理人　弁理士　鈴　江　武　音入力映像信号　
　　　　　　　　　　　出力映像信号第１図 （ａ） （ａ） 入力映像信号　　　　　　　　　　出力映像信号第４図 第５図

Claims (1)

1. 【特許請求の範囲】 デジタル信号に変換された映像信号データをデジタルメ
   モリに書込み、また前記デジタルメモリから読出し制御
   を行なうデジタルメモリ制御方式において、 前記デジタルメモリの書込み又は読出しアドレスを発生
   するアドレス発生手段と、前記デジタルメモリの書込み
   又は読出しアドレスの使用量を制限するために前記アド
   レス発生手段の出力アドレスデータと予じめ設定された
   設定アドレスデータとを比較し両データが一致したとき
   に前記アドレス発生手段をリセットする比較手段と、前
   記映像信号データの方式に応じて前記制限範囲を任意に
   可変するために、前記比較手段に値の異なる前記設定ア
   ドレスデータを選択的に供給する手段とを具備したこと
   を特徴とする映像信号のデジタルメモリ制御方式。