JPS6363875B2

JPS6363875B2 -

Info

Publication number: JPS6363875B2
Application number: JP55114162A
Authority: JP
Priority date: 1980-08-20
Filing date: 1980-08-20
Publication date: 1988-12-08
Also published as: JPS5739375A

Description

【発明の詳細な説明】

本発明は、電子時計用ステツプモータの補正駆
動方式におけるステツプモータの回転検出方法に
関する。従来、電子時計用ステツプモータの補正駆動方
式における回転検出の方法は、ステツプモータ駆
動信号印加後のロータの振動による発電の状態を
電圧検出素子で検出して行なつている。具体的には、ステツプモータ駆動信号印加後、
ある時間だけ電圧検出素子を動作させ、ロータの
振動による発電電圧を検出し、その電圧レベルが
ある一定値以上であれば回転、以下であれば非回
転と検出するものである。この検出方法は、検出素子を特に外付けせず、
時計用LSI内に電圧検出素子を追加する程度で実
現出来るので、電子時計用ステツプモータの回転
検出方法としては良好な手段となつている。しかし、最近の補正駆動方式においては、従来
のままの回転検出方法では、不十分な点が出て来
ている。特にそれは、回転を検出するタイミング
である。従来の補正駆動方式は、１種の主駆動信号（以
下主駆動パルスP₁）と補正駆動信号（以下補正
駆動パルスP₂）で補正駆動を行なつていたが、
最新の補正駆動は、更に低消費電力化を追求した
結果、主駆動パルスP₁を複数種用意した形にな
つている。主駆動パルスP₁のパルス幅としては、だいた
い2.44ｍｓから3.66ｍｓの間に0.24ｍｓステツプ
で６種程度の主駆動パルスP₁を備えている。こ
の補正駆動方式を簡単に説明すると、時計とし
て、いつもギリギリのパワーでステツプモータ
（以下モータと略す）を駆動させようとするもの
である。たとえば、今、主駆動パルスP₁が3.16ｍ
ｓで駆動しているとして、何らかの原因でモータ
が非回転となると、速やかに補正駆動パルスP₂
で再駆動を行なう。この点は、従来の補正駆動方
式と全く同じである。異なる点は、補正駆動パル
スP₂で補正駆動を行なつた１秒後の主駆動パル
スP₁のパルス幅が、3.16＋0.24＝3.40ｍｓと広が
り、自動的に余裕のあるパルス幅に変化する。こ
のように非回転となると、自動的にパルス幅を長
くして安定にモータを駆動するようにし、回転が
ある一定時間連続して続くとパワー消費電力を節
約する為、主駆動パルスP₁のパルス幅を自動的
に狭くして、モータを駆動する。このように、最新の補正駆動方式は、自動的に
モータを駆動出来る最低のパルス幅をみつけるも
のに改良されている。以上述べたように、最新の補正駆動は、より低
消費電力を追求した結果、改良されているが、回
転検出の方法は、従来の補正駆動方式と全く同じ
方法で行なわれている。この結果、最新の補正駆
動方式においては、回転を検出するタイミングに
問題が出て来ている。すなわち、従来の補正駆動方式は、主駆動パル
スP₁は、だいたい3.90ｍｓ程度のパルス幅１種で
あり、回転検出のタイミングも１種であつた。こ
の回転検出のタイミングは、ロータの振動による
発電電圧のピークが発生するタイミングと一致す
る様設計されている。ロータの振動により発生す
る発電電圧のピークが発生するタイミングは、主
駆動パルスP₁のパルス幅によつて変化するが、
従来の補正駆動方式においては、主駆動パルス
P₁が１種であつた為に、回転検出のタイミング
は最適な値に決めることが出来た。しかし、最新の補正駆動方式のように、主駆動
パルスP₁が複数個あると、主駆動パルスP₁のパ
ルス幅によつてロータの振動より発生する発電電
圧の発生するタイミングが変化する。しかし、回
転検出のタイミングは従来と同じで１種だけであ
り、回転検出に無理があつた。回転検出のタイミングは、主駆動パルスP₁が
変化することから、ある程度余裕を持たせた幅で
設計され、だいたい主駆動パルスP₁の立上りか
ら10ｍｓ経過後、13.6ｍｓ程度のタイミングで回
転・非回転を検出している。従来、１種の主駆動パルスP₁に対して最適な
回転検出のタイミングを設定したのにくらべ、こ
の検出区間は、複数の主駆動パルスP₁に対して
設定されるので、検出タイミングが長くなり、検
出の為の電力をより消費すると共に、検出電圧の
ピークが発生するタイミングと回転検出のタイミ
ングがずれ、誤検出の危険があつた。そこで本発明の目的は、主駆動パルスP₁に対
応して最適な回転検出のタイミングとなる様、複
数の回転検出タイミングを用意し、いつも最適な
タイミングで回転検出が行なえるようにし、安定
なモータ駆動と低消費電力化を実現した新規な電
子時計を提供する事である。以下、本発明の一実施例を示し詳細に説明す
る。まず本発明の説明をする前に、具体的な回転
検出方法を説明する。図−１に、モータドライバー部と回転検出部分
を示す。１，３はPMOSFETゲート（以下PTr
と略す）、２，４はNMOSFETゲート（以下
NTrと略す）であり、モータのコイル５に電源
を供給する。７，６は回転検出用の検出抵抗Rs
であり、検出トランジスタ８，９のスイツチング
でロータの振動による発電電圧を検出する。検出
抵抗Rs６，７の一端は、それぞれ電圧検出素子
１０，１１（ここではオペアンプ）の非反転入力
端子に接続される。電圧検出素子１０，１１の反
転入力端子には、基準電圧発生用抵抗１２と
NMOSFETゲート（以下NTrと略す）１３で発
生した検出の為の基準電圧V_THが接続され、基準
電圧V_THの発生と電圧検出素子の動作は、信号Ｇ
で制御される。電圧検出素子１０，１１の出力
は、NORゲート（以下NORと略す）１４に接続
され、NANDゲート１５，１６（以下ラツチ１
５，１６と略す）で構成されたＲ−Ｓラツチをセ
ツトする。ラツチ１５，１６は、回転検出信号を
図示しない制御回路へ出力する関係にある。動作
を図−２に示すタイミングチヤートを用いて説明
する。図−１にアルフアベツトで記入した各端子
には、図−２に示す各信号が入力される関係にあ
る。区間T₁は、コイル５に主駆動パルスP₁を印
加するタイミングである。このとき、PTr１と
NTr４はON、PTr３とNTr２はOFFである。区
間T₁でモータが回転後、区間T₂からモータの回
転検出の為の検出信号が検出トランジスタ８と
NTr２に入力され、それぞれスイツチングされ
る。この結果、主駆動パルスP₁印加後のロータ
の振動によりコイル５に誘起された誘起電圧は、
検出電圧V_RSとして検出抵抗Rs６の両端に発生す
る。この検出電圧V_RSは電圧検出素子１１に接続
されているが、区間T₂のタイミングでは電圧検
出素子１１が動作していない為、実際には検出を
していない。これは、T₂の区間においては回
転・非回転で検出電圧V_RSに差が見られず、誤検
出をさけるためである。区間T₃では、スイツチ
ング信号Ｅによるスイツチングと共に、回転検出
信号Ｇにより電圧検出素子１０，１１と基準電圧
V_THを発生させるNTr８がONする。この結果、
V_RSとV_THを電圧検出素子１１で検出し、V_RS＞
V_THなら回転、V_RS＜V_THなら非回転と検出する。
回転を検出すると、電圧検出素子１１の出力は、
“０”（“０”＝V_SS、“１”＝V_DD）となり、この瞬
間に、Ｒ−Ｓラツチ１５，１６はセツトされ、Ｒ
−Ｓラツチ１５，１６の出力Ｈは“１”となる。
（電圧検出素子１０の出力は、検出抵抗Rs７に
V_RSが発生していない為“１”状態である）この結果、Ｒ−Ｓラツチ１５，１６の出力Ｈに
接続された図示しない制御回路は、出力Ｈの
“１”より、区間T₄の補正駆動パルスP₂を禁止し
出力させない。次の区間T₅では、信号Ｉにより
次の１秒後のモータ駆動に備えてＲ−Ｓラツチ１
５，１６をリセツトする関係にある。又、非回転
（V_RS＜V_TH）と検出したときは、電圧検出素子11
の出力は、“１”のままであり、Ｒ−Ｓラツチ１
５，１６はリセツト状態のままである。この結
果、区間T₄の補正駆動パルスP₂は、PTr１をON
させ、モータを再駆動する関係にある。以上述べ
た回転検出の方法は、回転検出信号Ｇのタイミン
グが固定である。ここで問題となるのは、検出電
圧V_RSの発生するタイミングが負荷により変化す
ると言う事である。すなわち、負荷が軽い場合
は、ロータの回転が速く、検出電圧V_RSの電圧レ
ベルも高いと共に検出電圧V_RSのピークが発生す
るタイミングも早いため、回転検出の区間T₃の
早いタイミングで回転を検出してしまう。負荷が重い場合は、逆に、ロータの回転が遅
く、検出電圧V_RSの電圧レベルも低く、検出電圧
V_RSのピークが発生するタイミングも遅い。この
結果、回転を検出するタイミングは区間T₃の終
るころになる。最悪の場合は、区間T₃が終了し
たあとに検出電圧V_RSのピークが発生し、回転を
非回転と検出し、補正駆動パルスP₂によりモー
タを再駆動する場合も考えられる。本発明は、この負荷のちがいによる検出電圧
V_RSの発生するタイミングに注目し、回転検出を
行なうタイミングを自動的に最適なものに変えて
やろうと言うものである。すなわち、軽負荷・重負荷と言うのは、それぞ
れ主駆動パルスP₁のパルス幅が狭い・広いに対
応するので、主駆動パルスP₁のパルス幅に対応
した最適な回転検出区間で回転検出を行なう様に
したものである。図−３に、本発明の一実施例を示すブロツク図
を示す。１７は発振回路であり、時計の為の基準
信号を発生する。１８は分周回路であり、発振回
路１７で発生した発振信号を分周し、回路動作に
必要な周波数を各回路に供給する。１９は主駆動
パルスP₁のパルス幅の選択と回路検出のタイミ
ングを選択するためのアツプダウンカウンタ２０
（以下up／downカウンタと略す）のダウン信号
を発生するカウンタ回路である。２１はup／
downカウンタ２０からの信号により主駆動パル
スP₁を発生する主駆動パルスP₁発生回路である。
２２はup／downカウンタ２０からの信号により
回転検出信号を発生させる回転検出信号発生回路
である。２３は補正駆動パルスP₂を発生させる
補正駆動パルスP₂発生回路である。２４は回転
検出の為のスイツチング信号を発生させるスイツ
チング信号発生回路である。２５はモータを駆動
する駆動回路と回転・非回転を検出する検出回路
を備えたモータ駆動部である。２７，２８は
ANDゲート、２６，２９はNORゲートである。 up／downカウンタ２０が、たとえば６進の
up／downカウンタとして、up／downカウンタ
２０のbit出力内容が“０＼”“０＼”“０＼”とする
。主駆動パルスP₁発生回路２１は、up／downカ
ウンタ２０のbit出力“０＼”“０＼”“０＼”より、
た
とえば2.44ｍｓの主駆動パルスP₁を発生するよう
に構成しておく。回転検出信号発生回路２２は、
up／downカウンタ２０のbit出力“０＼”“０＼”
“０＼”より、主駆動パルスP₁2.44ｍｓに最適な回
転検出信号を発生する。その結果、主駆動パルスP₁発生回路２１で発
生した主駆動パルスP₁2.44ｍｓはNORゲート２
９を介してモータ駆動部２５に入力され、モータ
を回転させる。主駆動パルスP₁2.44ｍｓ印加後、スイツチング
信号発生回路２４のスイツチング信号と回転検出
信号発生回路２２の検出信号によりモータ駆動部
２５は、モータの回転・非回転を検出する。検出
した結果、非回転であると、モータ駆動部２５の
出力、信号線ａが“１”となる。この結果、補正駆動パルスP₂発生回路２３で
発生したP₂は、AND２８、NOR２９を介して速
やかにモータを再駆動すると同時に、up／down
カウンタ２０をカウントupする関係にある。カウントupの結果、up／downカウンタ２０の
bit出力は“１”“０”“０”となる。up／downカ
ウンタ２０のbit出力の重みが増す程、主駆動パ
ルスP₁のパルス幅が広くなる様、主駆動パルス
P₁発生回路２１を構成しておく。又、回転と検出した場合は、モータ駆動部２５
の出力は“０＼”であり、補正駆動パルスP₂発生
回路２３で発生した補正駆動パルスP₂をAND２
８で禁止すると共に、up／downカウンタ２０の
カウントupを禁止する関係にある。この結果、up／downカウンタ２０の内容に変
化はないので、回転状態の次の主駆動パルスP₁
のパルス幅は変わらない。又、カウンタ回路１９は、分周回路１８の信号
を更に分周し、たとえば80秒間周期でup／down
カウンタ２０のダウンカウント信号を発生し、
up／downカウンタ２０をダウンカウントする関
係にある。この結果、主駆動パルスP₁のパルス
幅は、80秒間に１ステツプ狭くなる。以上、各回路の関係について説明した。本発明の主たる特徴は、up／downカウンタ２
０のbit出力により回転検出信号を変える点であ
る。主駆動パルスP₁のパルス幅が狭いと、検出電
圧V_RSの発生するタイミングが遅くなり、又、主
駆動パルスP₁のパルス幅が広いと、検出電圧V_RS
の発生するタイミングは早くなる。この事から、
回転検出信号のタイミングを主駆動パルスP₁の
パルス幅により変える事で、最適な検出タイミン
グで回転検出を行なう事が出来る。具体的には、主駆動パルスP₁のパルス幅が狭
いときは、回転検出のタイミングを遅らせる。
又、主駆動パルスP₁のパルス幅が広いときは、
回転検出のタイミングを早くすることで良好な回
転検出が期待出来る。 up／downカウンタのbit出力により、主駆動パ
ルスP₁のパルス幅と回転検出信号を変える点に
ついて、更に詳細な一実施例を図−４に示し説明
する。２０は６進up／downカウンタであり、bit出力
は、主駆動パルス発生回路２１と回転検出信号発
生回路２２を制御している。主駆動パルス発生回路２１は、６進up／down
カウンタ２０のbit出力により2.44、2.68、2.92、
3.16、3.40、3.66ｍｓの６種の主駆動パルスを発
生する。回転検出信号発生回路２２は、６進up／down
カウンタ２０のbit出力により３種の回転検出信
号を発生する構成となつている。主駆動パルスP₁発生回路２１と回転検出信号
２２の破線内部の具体的な回路の動作を説明す
る。６進up／downカウンタの具体的な回路につい
ては、一般的なものなので説明は省略する。３０はNANDゲート（以下NANDと略す）で
あり、６進up／downカウンタの1bit目（以下b₁
と略す）の出力b₁で分周回路（図示しない）から
2048Hz信号の信号を制御している。３１は
NAND・ORゲートであり、６進up／downカウ
ンタ２０の2bit目（以下b₂と略す）と3bit目（以
下b₃と略す）の出力²・b₃で、分周回路（b₂は
インバータ２３により反転されるので₂となる）
からの1024Hz信号を制御している。３２はNAND・ORゲートであり、６進up／
downカウンタ２０のb₂・b₃出力で分周回路の512
Hz信号を制御している。NAND３０、NAND・
OR３１，３２の出力は、NANDゲート３３のゲ
ートに接続される。NAND３３は、分周回路か
らの256Hz信号とNAND３０、NAND・OR３
１，３２の出力でＤ Type Ｆ／Ｆ３４（以下
DF／Ｆと略す）のクロツク信号を発生する。 DF／Ｆ３４は、Data端子に入力される分周回
路の１Hz信号とNAND３３からのクロツク信号
により動作する。NORゲート３５はDF／Ｆ３４
のData信号と出力から１秒間に１回、６進
up／downカウンタ２０のbit出力によつて変化す
る主駆動パルスを発生し、モータ駆動部（図示せ
ず）へ出力する関係にある。次に、回転検出信号発生回路２２の接続関係に
ついて説明する。３６，３８，４０はNOR（以下NORと略す）
ゲートであり、３７，３９，４１はNOR・AND
（以下NOR・ANDと略す）ゲートであり、各ゲ
ートは６進up／downカウンタ２０のb₂・b₃信号
で分周回路からの信号を制御している。 NOR３６とNOR・AND３７は、６進up／
downカウンタ２０のb₃信号で分周回路からの64
Hz信号を制御する。 NOR３８とNOR・AND３９は、６進up／
downカウンタ２０のb₃信号で分周回路からの32
Hz信号を制御する。 NOR４０とNOR・AND４１は、６進up／
downカウンタ２０のb₂信号で分周回路からの128
Hz信号を制御する。 NOR・AND３７，３９，４１は、NANDゲ
ート４２に入力される。４４はラツチ回路であり、データ端子Ｄとクロ
ツク端子Ｃには、分周回路からの１Hz信号と16Hz
信号がそれぞれ入力されている。４３はNORゲ
ート（以下NORと略す）であり、ラツチ回路４
４のデータ端子と出力端子の信号で、１秒に１
回、31.25ｍｓのパルスを発生し、NAND４２に
出力する。 NAND４２は、NOR・AND３７，３９，４
１の出力とNOR４３の出力とで１秒間に１回、
６進up／downカウンタ２０のbit出力によつて変
化する回転検出信号を発生し、回転検出のための
電圧検出素子（図示せず）などを駆動する関係に
ある。次に、主駆動パルスP₁発生回路２１と回転検
出信号発生回路２２の動作タイミングをそれぞれ
図−５、図−６に示し、動作を説明する。６進up／downカウンタ２０のbit出力がb₁＝
“０”、b₂＝“０”、b₃＝“０”の状態だとすると、
主駆動パルスP₁発生回路のNAND３０は2048Hz
信号を禁止し“１”をNAND３３へ出力する。
NAND・OR３１は1024Hz信号を反転させ、1024
HzをNAND３３へ出力する。NAND・OR３２
は512Hz信号を禁止し“１”をNAND３３へ出力
する。この結果、NAND３３は256Hz・1024Hzを
取りDF／Ｆ３４のクロツク信号となる。 DF／Ｆ３４はクロツク信号の立下り動作とす
ると、256Hz・1024Hz信号の立下りのタイミング
は正秒から2.44ｍｓなので、NOR３５は2.44ｍｓ
の主駆動パルスP₁を発生する。又、６進up／downカウンタのbit出力がb₁＝
“０”、b₂＝“１”、b₃＝“０”だとすると、主駆動
パルス発生回路２１は2.92ｍｓの主駆動パルスを
発生させる。 NAND３０は2048Hz信号を禁止し“１”を
NAND３３へ出力する。NAND・OR３１は
1024Hz信号を反転させ、1024HzをNAND３３へ
出力する。NAND・OR３２は512Hz信号を反転
しNAND３３へ出力する。この結果、NAND３３は256Hz・512Hz・1024
Hzを取りDF／Ｆ３４のクロツク信号となる。 DF／Ｆ３４は、256Hz・512Hz・1024Hzの立下
りのタイミング（正秒から2.92ｍｓ）で動作する
ので、NOR３５は2.92ｍｓの主駆動パルスを発
生する。このように主駆動パルスP₁は、６進up／down
カウンタ２０のbit出力により変化する。図−４に示した実施例では、６進up／downカ
ウンタ２０のbit出力により主駆動パルスは表−
１の様に変化する。

【表】この主駆動パルスP₁の変化に伴い、本発明で
は、回転検出信号も変化する。図−４に示す実施例では、６進up／downカウ
ンタ２０のb₂・b₃出力信号を使つて回転検出信号
を変えている。６進up／downカウンタ２０のbit出力がb₂＝
“０”、b₃＝“０”の状態では、NOR・AND３７
は64HzをNAND４２に出力する。 NOR・AND３９は32HzをNAND４２に出力
する。NOR・AND４１は128HzをNAND４２に
出力する。ラツチ回路４４とNOR４３の回路は、
毎秒正秒のタイミングから31.25ｍｓ間“１”と
なる信号をNAND４２に出力している。この結果、NAND４２は、４３・32Hz・
128Hz・64Hzを取るので、出力には正秒から19.5
ｍｓ経過後3.9ｍｓ間“０”となる回転検出信号
が発生する。６進up／downカウンタ２０のbit出力がb₂＝
“１”、b₃＝“０＼”の状態で、NOR・AND３７，
３９，４１の各ゲートは、64Hz・32Hz・128Hzを
NAND４２に出力する。この結果、回転検出信号は正秒から15.6ｍｓ経
過後3.9ｍｓ間の信号となる。又、６進up／downカウンタ２０のbit出力がb₂
＝“０＼”、b₃＝“１”の状態での回転検出信号は同
様な回路動作で、正秒から11.7ｍｓ経過後3.9ｍ
ｓ間の信号となる。この回転検出信号の変化と主駆動パルスP₁の
変化の関係を表−２に示す。

【表】表−２に示す様に、本実施例では、主駆動パル
スP₁のパルス幅が狭いと、回転検出信号の検出
タイミングを遅らせる。又、主駆動パルスP₁の
パルス幅が広いと、検出タイミングを早くする。すなわち、主駆動パルスP₁のパルス幅が狭い
とモータのロータの回転スピードが遅くなり、検
出信号V_RSの発生タイミングが遅れる関係がある
ので、回転検出のタイミングを遅らせる。又、反対に、主駆動パルスP₁のパルス幅が広
いとロータの回転スピードが速くなるので、それ
に合わせて回転検出のタイミングを早める。このように、回転検出のタイミングを主駆動パ
ルスP₁の駆動力に応じて最適なものに設定する
ことが出来る。と同時に、従来10数ｍｓ間電圧検
出素子を動作させて回転検出を行なつて来たが、
検出タイミングを最適なものに設定出来るので、
電圧検出素子を動作させる時間を短く（本実施例
では3.9ｍｓ間）することができ、検出の為の消
費電力を低減する効果がある。このように、本発明では、補正駆動方式の駆動
力の変化に伴い、回転検出のタイミングを最適な
ものとすると共に、検出のための消費電力を減少
させる事が出来る。なお、本実施例で説明した主駆動パルスP₁と
回転検出信号との関係は、一例であり、実際には
実験によつて決められるものである。又、主駆動パルスP₁2種に対して、回転検出の
タイミングを１種としたが、主駆動パルスP₁1種
に対して１種の回転検出信号とする事も容易に出
来る。又、本実施例では、回転検出信号のタイミ
ングだけ変更し、補正駆動パルスP₂の出力タイ
ミングは変えなかつたが、最適な回転検出のタイ
ミングとするとき、補正駆動パルスP₂の出力タ
イミングと回転検出のタイミングがかさなる可能
性がある。この様な事がないよう、回転検出信号の変更に
伴い補正駆動パルスP₂の出力タイミングを変え
ても良い。これは説明に用いた実施例において
は、６進up／downカウンタのbit出力で補正駆動
パルスP₂発生回路を制御してやる事で容易に実
現出来る。以上述べたように、本発明においては、主駆動
パルスP₁の駆動力に応じて最適な回転検出を行
なう事が出来るので、誤検出の危険のない安定な
回転検出方法が実現すると共に回転検出の為の消
費電力を低減する効果がある。

【図面の簡単な説明】

図−１はモータドライバー部と回転検出部分を
示す図、図−２は図−１の動作タイミングを示す
図、図−３は本発明の一実施例を示す図、図−４
は主駆動パルスP₁発生回路と回転検出信号発生
回路の一具体例を示す図、図−５は主駆動パルス
P₁発生回路の動作タイミングを示す図、図−６
は回転検出信号発生回路の動作タイミングを示す
図である。１……PMOSFETゲート、２……NMOSFET
ゲート、３……PMOSFETゲート、４……
NMOSFETゲート、５……コイル、６……検出
抵抗Rs、７……検出抵抗Rs、８……検出トラン
ジスタ、９……検出トランジスタ、１０……電圧
検出素子、１１……電圧検出素子、１２……基準
電圧発生用抵抗、１３……NMOSFETゲート、
１４……NORゲート、１５……NANDゲート、
１６……NANDゲート、１７……発振回路、１
８……分周回路、１９……カウンタ回路、２０…
…アツプダウンカウンタ、２１……主駆動パルス
P₁発生回路、２２……回転検出信号発生回路、
２３……補正駆動パルスP₂発生回路、２４……
スイツチング信号発生回路、２５……モータ駆動
部、２６……NORゲート、２７……ANDゲー
ト、２８……ANDゲート、２９……NORゲー
ト、３０……NANDゲート、３１……AND・
ORゲート、３２……NAND・ORゲート、３３
……NANDゲート、３４……ＤタイプＦ／Ｆ、
３５……NORゲート、３６……NORゲート、３
７……MOR・ANDゲート、３８……NORゲー
ト、３９……NOR・ANDゲート、４０……
NORゲート、４１……NOR・ANDゲート、４
２……NANDゲート、４３……NORゲート、４
４……ラツチ回路。

Claims

【特許請求の範囲】

１ステツプモータの誘起電圧により回転・非回
転を検出する検出回路を有するモータ駆動部と、
前記検出回路を動作させる回転検出信号を出力す
る回転検出信号発生回路と、前記ステツプモータ
を駆動する異なる実効電力値を有する複数の主駆
動信号と前記主駆動信号より大きな実効電力値を
有する補正駆動信号を備えた電子時計において、
前記複数の主駆動信号を選択して出力させる選択
回路の出力により前記回転検出信号発生回路を制
御し、前記ステツプモータに印加される主駆動信
号に対応して前記回転検出信号を出力する時間を
異ならせる事を特徴とする電子時計。