JPS6364338A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は選択的に作動できるリンクを有する半導体装置
およびこの半導体装置を製造する方法に関するものであ
る。

選択的に構成できる回路を組立てることかできるように
、選択的に作動できるリンクまたは接点を半導体集積回
路中の回路素子の間に設けることを“集水され、かつ必
要とするチップ表面積をできるだけ小さくすることか要
求される。

（従来の技術および発明か解決すべき問題点）半導体集
積回路中に形成された導電性リンクのレーザによる活性
化または「書込む」方法は、「物質を強制的に輸送する
」技術を通常含んでいる。たとえば、絶縁層が金属層と
別の導電層の間に位置させられる。′：１１導体構造の
接点を形成すべき選択された領域にレーザビームか照射
される。

レーザビームの集中されたエネルギーが大きな熱を発生
し、その熱により−に側の金属導体層と絶縁層に穴があ
けられる。その熱は、下側の導電層の導電物質も融かし
て流動させ、または飛散させて、穴の側壁上に導電性ブ
リッジを形成し、または下側の導電層と」−例の金属層
の間でミクロ溶接する。

−に側の金属層を付加絶縁層で覆うこともできれば、覆
わないこともできる。付加絶縁層が存在すると、レーザ
ビームにより発生された熱がその付加絶縁層にも穴をあ
ける。レーザによる加熱は１個のレーザパルスまたは何
個かのレーザパルスで行うことができる。レーザ加熱法
の一例が、１９８０年１２月８〜ｌ０ＬＩにアメリカ合
衆国ワシントン。

Ｄ、　　Ｃ，において開催されたインターナショナル・
エレクトロン・デバイセズ・ミーティング（Ｅｌｅｃｔ
ｒｏｎ　Ｄｅｖｉｃｅｓ　ＭｃｃｔＩｎｇ）　、テクニ
カル・ダイジェスト（Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓ
ｔ）　１３２〜１３５ページ所載のジェー・アイ・ラッ
フエル（Ｊ、ｌ。

Ｒａ１Ｔｃｌ）　、エム・エル・ナイマン（Ｍ、Ｌ、Ｎ
ａｉｍａｎ）、アール壷エル・パーク（Ｒ几、Ｂｕｒｋ
ｃ　）　、ジー・エイチ・チャンプマン（Ｇ、Ｉｌ、ｃ
ｈａｐｍａｎ　）およびビー・ジーーゴッチュラク（Ｇ
ｏｔｔｓｃｈｌａｋ）による「レーザ・プログラムド・
バイアス・フォー・リスドラクチャプル・ブイエルニス
アイ（Ｌａｓ　ｃ　ｒＰｒｏｇｒａｍｍｅｄ　Ｖｉａｓ
　Ｉ’ｏｒ　ｔ？ｃｓｔｒｕｃｔｕｒａｂｌｃ　ＶＬＳ
Ｉ　）　Ｊと題する論文に記載されている。その論文に
記載されているレーザ加熱法では、絶縁層はスパッタさ
れたアモルファスシリコンであり、下側の導電層は、シ
リコンウェハー１、の二酸化シリコン層の」二に付着さ
れた第２の金属層である。同様な技術か、１９８１年１
１月１６．１７０にアメリカ合衆国カリフォルニア用、
アナハイム（Ａｎａｂｅｉｍ　）において開催されたフ
ァースト・インターナショナル・レーザープロセシング
令コンファランス（Ｆｉｒｓｔ　Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ　Ｌａ５ｅｒ　ＰｒｏｃｅｓｓｉｎｇＣｏｎｒｅ
ｒｃｎｃｃ）のプロシーディング（Ｐｒｏｃｅｅｄ　Ｉ
ｎｇ）所載の、デユー・エフ・スミス（Ｊ、Ｉ！、Ｓα
ｉｔｈ　）、ケーーｘフ・ヤナベージ（Ｋ、Ｉ’、Ｙａ
ｎａｖａｇｃ）およびアール・デユー・モウリック（ｌ
（、ＪＪｌｏｕｌｊｃ）による［レーザ・インデユース
ト・バーツナライで−ジョン・アンド・オールタレ−ジ
ョン・オブ、エルニスアイ・アンド・ブイエルニスアイ
（Ｌａｓｅｒｌｒ＋ｄｕｃｅｄ　Ｐｅｒｓｏｎａｌｌｚ
ａｔｉｏｎ　ａｎｄ　Ａｌｔｅｒａｔｉｏｎ　ｏｆＬＳ
Ｉ　ａｎｄ　ＶＬＳＩ）　Ｊと題する論文に記載されて
いる。

その技術においては、絶縁層は（Ｚｉ着され、または熱
成長させられた二酸化シリコンであり、下側の導体は金
属層またはシリコン長ヒクのドープされた領域である。

その論文には、二酸化シリコン絶縁体によりもともと分
離されている３つの導電層（それらの層のうちの２つの
層は金属層、１９の層はシリコン基板である）の間に１
１点をレーザにより形成することも記載されている。

しかし、それらのバルク物質移動技術では、物質が飛散
する結果となったり、レーザビームが層に穴をあけた時
に物質が回路の近くの部分に飛散する結果となることが
しばしば起る。そのため近くの電気回路に欠陥を生じさ
せることかある。バルク物質移動の別の欠点は、接点を
形成すべき領域に高エネルギー人力を必要とする二とで
ある。

高エネルギー人力は信書なり」）効果を生じ、それによ
り近くの回路素子を損うことかある。したがって、それ
らの技術はレーザ８込み領域における隣接する回路素子
の間隔を制限するものである。

別の技術は、バルク物質移動を必要としない／。

法により（」−記垂直リンつてはなくて）横方向導電リ
ンクを作動させるためにレーザを用いている。

低い不純物濃度の領域への不純物原子の拡散はレーザに
より行うことができる。問題としている物質にレーザに
より伝えられた熱エネルギーか不純物原子を品いＩａ度
の領域から低い濃度の領域へ移動させる。多結晶物質中
のドーパントイオンの拡散係数が単結晶物質中のドーパ
ントイオンの拡散係数より十分に大きいから、それらの
拡散技術は多結晶半導体物質に使用することに限定され
ていｔ二。

ｒ・めドープされていなかった半導体リンクが、ドーパ
ントと同じ導電）（ａのドープされた半導（本回路素子
のｌｕｌに位置させられているような状況においては、
不純物原子すｌよりちドーパント原子をｊＪ１逃理され
ておらず、予めドープされていない半専体領域中へ不純
物ｉ）’ｊ、子すなわちドーパント原子を移動させるた
めにレーザをＩＩＩ用できる。この技術については、１
９８２年にニューヨークにおいて開かれたフンファレン
ス・オン・レーブス・アンド・エレクトロオプティック
ス・アイイーイーイー　　（Ｃｏｎｌ’ｅｒｅｎｃｅ　
　ｏｎ　　］、ａｓｅｒｓ　　ａｎｄ　　ＥｌｅｃＬｒ
ｏ　　−０ｐＬｉｃｓ。

Ｉｔ’：ｌ’、ＩＥ）　６２ページ所載のホンゴー、ミ
ャウチ、ヤマグチ、マスバーンおよびミナトによる「コ
ネクティング・コンダクタース・オン・セミコンダクテ
ィング・デバイセズ・ハイ・レーザースＬＣｏｎｎｅｃ
Ｌｉｎｇ　Ｃｏｎｄｕｃｔｏｒｓ　　ＯＮ　　ＳｅＬＩ
ｌｉｃｏｎｄｕｅｔｉｎｇＤｅｖｉｃｅｓ　ｂｙ　Ｌａ
５ｅｒｓ　）　Ｊと題する論文を参照されｔこい。

回路素子の間の導電性リンクをレーザ作動させる別の技
術が米国時５′丁第、４．．ｔ０２，１５０号明細書と
、アイイーイーイー・トランザクションズ・オン◆コン
ポーネン゛ソ、ハイブリソズ、アンド・マニュファクチ
ュアリング・テクノロジー（ｉｉ＞ＥＥ　Ｔｒａｎｓ、
ｏｎ　Ｃｏｍｐｏｎｅｎｔｓ、１−１ｙｂｒｉｄｓ、ａ
ｎｄＭａｎｕｒａｃｔｕｒｉｎｇ　Ｔｃｅｈｎｏｌｏｇ
ｙ）　、　　ＣＩＩＭＴ　−７（１９８４）４３８〜４
４２ページ所載のディー赤パーカー（Ｄ、Ｐａｋｃｒ　
）　、エフ・リン（Ｆ、ｌｊｎ　）およびディ・サーノ
（Ｄ、Ｚｂａｎｇ　）による「レーザ・ポリシリコン・
リンク・メーキング（ＬａｓｅｒＰｏｌｙｓｉｉｉｃｏ
ｎｃ　Ｌｉｎｋ　Ｍａｋｉｎｇ）と題する論文に記載さ
れている。この技術は、２つのドープされた領域の間に
ほぼ非等電性のドープされない６ｒｌ域を形成すること
を必要とする。それから不純物原子がドープされていな
い領域に注入され、熱処理されないままにされる。次に
リンク領域にレーザビームを照射して、導電性リンクを
生ずるためにその領域を熱処理するためのエネルギーを
与えることができる。この技術は低抵抗値のリンクを生
ずるが、低抵抗値を得るためには不純物原子を５×１×
１０１５／ｃｍ２またはそれ以上の命たけ注入せねばな
らない。更に、この技術は最初にドープされない領域を
形成する必要があり、そのために付加マスキング工程を
含めて一層複雑なドーピング技術を必要とする。

それらの技術の主な欠点は、２つの回路素子を結合する
ドープされていない真性リンク領域をドープされないま
まにしておかなければならないことである。そのために
、半導体集積回路のそのような層の製造において、不純
物原子の熱拡散イオン注入またはブランケットイオン注
入を使用することができない。したかって、真性領域を
内されない上体に保つために製造コストが上昇する。

（発明の目的） 本発明の目的は、先行技術の諸問題のない選択的に作動
できるリンクををする半導体装置を得ること、およびそ
の半導体装置を製造する方法を得ることである。

（問題点を解決するための手段） 本発明に従って、半導体基板上に導電性半導体回路素子
を形成する工程と、少なくとも前記半導体回路素子の」
二に誘電体層を形成する工程と、この誘電体層内に開口
部を形成して前記半導体回路素子の一部を露出する工程
と、前記半導体回路素子の前記露出された部分に非常に
低い導電度をｑする領域を形成する工程と、前記開口部
を通じて前記領域に接触する導電路を形成する工程と、
前記導電路の下側の領域をエネルギービームで選択的に
起動させて前記領域を導電性にすることにより前記半導
体回路素子と前記導電路の間に導電性リンクを形成する
工程とを（＋箔える、選択的に起動できるリンクを回路
素子の間に有する半導体装置を製造する方法かｉすられ
る。

また、本発明により、半導体基板上に形成され、内部に
非常に低い導電度を何する領域を形成された導電性半導
体回路素子と、少なくとも前記半導体回路素子の上に形
成され、前記領域の上方に位置する内部部分に開口部を
有する誘電体層と、この誘電体層内の前記開口部を通じ
て前記領域に接触する導電路とを備え、前記領域はエネ
ルギービームで選択的に活性化して、前記回路素子と前
記導電路の間に導電性リンクを形成するように（１４成
されることかできるリンクを何する半導体装置か得られ
る。

本発明の方法により、リンクを作動させるために比較的
低い強度のレーザを用いて、リンクを活性化する。その
ようなレーザはリンクの上側の、パッシベーション層の
ような、どのような層も損わない。更に、ドープされて
いない真性領域を維持する必要はない。

本発明の好適な実施例においては、シリコンウェハーＬ
のポリシリコンおよび層間誘電体物質の引き続く層より
成る集積回路装置が、下側のドープされた半導体回路素
子の一部を露出させるために接点窓を何する。この窓は
、種々の層を通じてパターンをエツチングする従来のフ
ォトリソグラフ技術により形成される。

回路素子の露出している部分がその窓を通じて中性原子
まｆこはイオンを照ｑ・１される。イオンが用いられる
場合には、それらのイオンは、イオンを照射される露出
されている領域の導電形と同じ導電形、またはイオンを
照射される領域の導電形とは逆の導電形とすることがで
きる。しかし、逆導電形のイオンが用いられる時は、イ
オンの注入量は元のドーピングｌ農度を捕１盲するには
不十分てある。そのイオンの照射により、非常に高い抵
抗値を角゛するアモルファス接点領域すなわち強く損傷
を受けた格子形措造が生ずる。

それから、その領域の上に金属層か付＊ニアされ、以前
に形成された半導体回路への接続を半導体ウェハ上に残
すためにパターン化される。しかし、低抵抗値の６ｆｚ
域のために回路素子と、金属層か接続される以前に形成
された他の半導体回路素子とを効果的に結合する。それ
から、金属層および半導体の表面の」、の誘電体層すな
わちパッシベーション１ｍがｊ１シ成される。

前記金属層と誘電体層を付着した後で、選択された接点
を活性化するために、窓を通じてエネルギービームを選
択的に照射する。エネルギービームは誘電体層を通り、
アモルファス領域すなわち非常に損１易を与えられた格
子形領域の上の領域において金属層に入射する。そうす
ると金属層はアモルファス領域を再結晶化させるのに十
分な温度まで加熱される。本発明の好適な実施例におい
ては、必要な温度は６００°Ｃまたはそれ以上であって
、より好ましいイ話度は９００　’Ｃまたはそれ以上で
ある。アモルファス領域の再結晶化は周相再結晶化また
は局部的な融解により起り１りる。−に側のパンシベー
ジョン、仄電体の望ましくない破壊を防ぐためには、誘
電体の融解温度またはシリコンや金属の沸点をこえない
ことか重要である。

」Ａ択された接点領域が再結晶化されると、その接点領
域の抵抗値か大幅に低（なって再び導電性となる。その
結果として、ド側の回路素子を回路に結合する物理的経
路か・ふ電性にされる。このようにして、金属層に接続
されている回路素子は、希望に応じてド側の回路素子に
電気的に選択的に接続できる。こうすることにより、回
路か形成された後で回路索子を再構成できる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。

第１図は、半導体ウニ”’−１−に製造された半導体装
置２０を示す。この半導体装置はＮ＋をドープされ、Ｐ
形基板」二にパターン化された回路素子２２を何する。

説明のためにこの回路素子２２そＰ形基板−１−〇Ｎ＋
素子として示したが、これはｌｔに例示であって、当業
者は池の物質の組合わ已゛に同じ方法を使用できること
を理解すべきである。

ＳｉＯ２のような誘電体層２６を回路素子２２の上と基
板２４の上に、化学的蒸着（ＣＶＤ）法または熱成長法
のような従来の方法により６０００〜１００００オング
ストロームの深さまで形成する。それから誘電体層２６
の上にフォトレジストａ２８を形成する。接点を形成す
べき回路索子２２の上のフォトレジスト膜２８の部分に
、フォトリソグラフィのような従来の方法により開口部
３０を形成する。

第２図に不すように、次に、チップの形状構造の必・電
性に合致するために選択された従来のエツチング法によ
り、開口部３０を通じて誘電外層２６に窓３２を形成す
る。非常に品密度のチップを装造するためにはプラズマ
エツチングを使用すべきである。エツチングにより下側
のＮ“をドープされた回路素子２２の一部か露出される
。その露出された部分を接点３４と呼ぶことにする。

第３図に示すように、次に、回路素子２２の露出された
部分にドーパント原子を注入するために、ドーパント原
子３６等を接点３４に照射する。ドーパント原子ｔ子は
、照射された素子の格子か非常にＪＭ　ｔｕを受けたｅ
ｒｌ域を生ずる。シリコンで形成された回路素子におい
ては、照射により領域３８がアモルファスにされる。シ
リコン以外の物質て′！Ａ造された回路素子はアモルフ
ァスにされないことかあるが、それらの回路素子の格子
は大きくｌ狽傷を受けて、非導通状態にされる。ドーパ
ント原子の照射前にフォトレジスト膜２８を除去するこ
とができる。しかし、好適な実施例においては、ドーパ
ント原子３６の照射中はフォトレジスト膜はその位置に
存在して、回路素子２２の露出されていない部分をドー
パント原子の照１’ｉ、Ｊに対して保護する。

（ＳｉまたはＳｉ中へのＡｒ、まｆコはＧ　ａ　Ａ　Ｓ
中へのＡｒのような）中性原子に加えて、ｕ４（６，１
される半導体回路素子の尋竜形と同しｊ、９電形のイオ
ン（たとえば、Ｐ＋シリコ〉・中へのＢまたはＢＦ２、
または図示の実施例におけるように、Ｎ＋シリコン中へ
のＰまたはＡｓのような’）、１１いて領域３８を製造
できる。あるいは、照）１・Ｊされている半導体回路素
子の導電形と逆の導電形（ＢをドープされているＮ＋シ
リコン中へのＰのような）のイオンとすることができる
が、イオン量は始めのドーパント濃度を補償するには不
十分である。

接点３４に照射される原子の瓜は２Ｘ１０１４／ｃｉ〜
５　Ｘ　１×１０１５／ｃｍ２であり、原子のエネルギ
ーは２０〜３００ＫｃＶであるが、Ｐ、ＳｉまたはＡｒ
の注入のために好適なイオン量はＩ　Ｘ　１×１０１５
／ｃｍ２で、好適なエネルギーは５０〜１０１１　Ｋｅ
Ｖである。

より軽いイオンを注入する場合にはイオン量を多くしな
ければならないか、低導電度の同じ領域を得るためには
エネルギーは低くてよく、−１５１重いイオンを用いる
場合には、同じ領域を寄るために必要なイオン量は少な
くてよいが、エネルギーを高くする必要かある。

注入された原子により、露出されている接点３４から始
って２０００〜３０００オングストロームの深さまで延
びる領域３８が形成される。イオン照射により領域３８
の抵抗率が約１０オーム−ｃｍと非常に高くなり、その
ために、直径が１〜２ミクロンの露出されている接点の
抵抗値が５×１０３〜５×１０４オームのオーダーとな
り、それにより導電度が十分に低くなって、適切に設計
された回路を開放状態にする。第３〜５図に示すように
、アモルファス領域３８は全体の回路素子の中に入りこ
む必要なない。しかし、誘電体層２６と領域３８が重な
り合う部分４０が必ず生ずる。その重なり合う部分４０
においてはアモルファス領域は窓３２の周縁を通って（
＆方向に延びる。

その重なり合う部分４０は注入されたイオンか散乱させ
られるために生ずるもので、高抵抗値領域３８が回路素
子２２を金属層から後で述べるようにして電気的に分離
できるようにする必要がある。

窓３２を形成するエツチングはシリコン回路素子２２に
対して高い選択性をｔｊｉつことか好ましい。

もしそのような選択性を持たず、かつ得られた接点か回
路素子内にエツチングされて、回路素子内に延びる垂直
側壁を生じたとすると、散乱させられた注入原子がアモ
ルファス領域３８と誘電体層２６の必要とされる重ね合
わせを生ずることができないほどシリコン回路素子２２
の中に深く接点をくぼませることか可能である。しかし
、接点が回７１子２２の中までエンチングされても、窓
の側壁が垂直でないか、エツチングされた接点の側壁が
垂直でないか、窓の側壁とエツチングされた接点の側壁
が共に垂直でないと、アモルファス領域３８と誘電体層
２６を求められているように重ね合わせることが依然と
してＩＩＪ能である。

第３図に示すイオン注入工程の後は、アモルファス領域
３８の再結晶化を阻止するために、処理温度を５５０℃
以下に保つ。ます、第４Ａ図（この図は半導体装置２０
の第１〜３図に示されているものより大きい断面を示す
）に示すようにフオトレジス！・膜２８を除去する。そ
れから、基Ｎ２４内に形成されている回路素子４４の上
に第２の窓４２を形成するために、誘電体層２６をエツ
チングする。第４Ｃ図に示すように、次に金属層４６を
何台し、その金属層をパターン化して、接点２４と他の
回路素子４４の間に接続路すなわち導電路を形成する。

金属層４６を形成する金属の選択に際しては、ドープさ
れた回路素子２２と金属層４６との過大な反応を避ける
ために、組成を選択することが重要である。一般に、タ
ングステン、モリブデン、チタンおよびタンタルのよう
な耐火性遷移金属がシリコン回路素子２２と限られた相
互作用を行うからそれらの金属が好ましい。選択した金
属を５０００〜１００００オングストロームの深さの層
に化学蒸着する。

？４３４Ｄ図に示すように、りんシリコンガラス（Ｐ　
Ｓ　Ｇ）またはシリコン・オキシニトリド（Ｓｉｌｉｃ
ｏｎ　ｏｘｙｎｉｔｒ４ｄａ）のようなツク１．シベー
ジョン誘電体層４８を誘電体層２６および金属層４６の
上に付着する。その付着は化学蒸着またはブラズマて強
めて化学蒸ｊＨで行うことが好ましいが、スパッタ法で
付着することもできる。パッシベーション誘電体層４８
を形成する必要はないが、ここで説明している実施例に
おいては、そのパッシベーション誘電体層４８は十導体
つニハの表面を保護する機能を果す。この段階において
は、この半導体装置の図示の実施例は、金属層４６を回
路索子２２から分離する選択的に作動できる接点３４（
すなわち、アモルファスｎ（１域３８の一部）を有する
基板２４を有する。

回路素子を再（１′４成したい時は、半導体ウェハ上の
他の回路素子４４へ接続されている金属層４５と回路素
子２２の間に導電性リンクすなわち接点を形成するため
にアモルファス領域３８を選択的に作動させることかで
きる。

第５図に示すように、選択されたアモルファス領域３８
の書込みすなわち活性化は、金属層４６のうちアモルフ
ァス領域３８の上側の部分にエネルギービーム５０を照
射することにより行われる。

エネルギービーム５０としては電子ビームを使用できる
が、好ましいエネルギービームは青または緑の波長のレ
ーザビームである。エネルギーレベルか０．０５〜１．
ＯＪ／ｃＪで、ビーム幅か１〜５ミクロンの緑色のレー
ザビームを用いて書込みを行う。そのエネルギーレベル
はパッシベーション層に影響を及ぼさない。レー→）゛
ビームはパッシベーション層を通って金属層に入射し、
６００°Ｃまたはそれ以上の温度に局部的に加熱する。

その温度は９００　’Ｃまたはそれ以上が好ましい。ア
モルファス領域３８は ６００°Ｃおよびそれ以上のｌ！Ａ　１１において、固
１目再結晶化または局部的に融解してからｉｌＴび凝固
することにより＋ｌｌ結晶化する。アモルファス領域３
８中にａ在する１・−パンｈ　Ｄ；ｊ子を良く起動させ
るには９００°Ｃ以−１−の１１′、！度か信相である
。再結晶化をもっと迅速に行わせるためにはそれらの高
い’Ｌ：＋Ａ度が好ましい。上側のバンンベージョン層
４８が破壊されることを阻１にするためには、パッシベ
ーション層の融解７．！！度に達してしならない。また
、シリコンまたは金属かそれの蒸発温度に達してはなら
ない。その再結晶化温度は、過大な境界面トｕ互作用を
阻止するためにも選択しなければならない。

一般に、レーザによる加熱中に接点３４の境界面におい
一〇金属層４６とシリコンアモルファス領域３８が相互
作用する。適切な金属の選択においてはその反応につい
て考慮することが重要である。

その金属−シリコン反応はＮ＋回路素子を通じてＰ形基
板中に延長してはならない。更に、その反応の結果とし
て、接触させられる半導体の導電形と逆の導電形のトー
プされたシリコンが生すると、望ましくないダイオード
が生ずるから、その反応の結果として逆導電形のシリコ
ンか生じてはならない。

ここで説明している実兇例においては、金属層４６はタ
ングステン層であるか、タングステンはシリコンと制御
されるようにして反応して、再結晶化に続いてタングス
テンの硅化物の薄い境界面領域５２（第６図）か形成さ
れる。タングステン硅化物は良い金属導電体である。出
精晶化された以前のアモルファス領域′３８の抵抗率は
、ｉｌ：ｉ子照射の前の同じ領域抵抗率とほぼ同じであ
る。しかし、作動させられた構造の全体の抵抗値は金属
−半導体境界面の接触抵抗値により支配される。タング
ステン硅化物−シリコンの境界面の接触抵抗値は適切に
低い。その結果として回路索子２２と金属層４６の間に
４電路か形成される。Ｍｏ、ＴｉおよびＴａのようｊ；
他の耐火性遷移金属も接触抵抗値か低い制御された硅化
物境界面を形成する。好適なタングステン金属は冒ｌＡ
Ａ度では二酸化シリコン層とは反応しないことか初点で
ある。

第７Ａ図に示されている半導体装：；々の第２の実施例
においては、第１〜４Ａ図を参照して説明した方ｌプ＝
と同じノＪ′法を用いて、回路素子２２内にアモルファ
ス領Ｖｉ、３８を形成できる。この実施例においては、
金属層の形成前に拡散バリヤ５６か形成される。拡散バ
リヤ５６は、露出されている接点岱１域の上にのみ置か
れたタングステンを１０００〜２０　Ｃ１ｔ：）　：丁
し・ゲストロームの厚さ（こ選択的に化学蒸着すること
により形成される。第７８ｉ謝に示すように、それから
金匡層５８を形成する。この金属層５８の十にパッシベ
ーション層４８を形成する（第７Ｃ図）。次にこの半導
体′ｊｔ１ｔ５４を、第５閃および第６図を参照して先
に述べたように、エネルギービームを照射する。エネル
ギービームを照射されると拡散バリヤ５６か回路素子２
２のシリコンと制御できるようにして反応して、前記し
たようにタングステン硅化物の薄い境界面領域を形成す
る。これにより、アルミニウムのような他の適合しない
金属で金属層５８を形成できる。その金属層は、拡散バ
リヤか無いとシリコンと反応して、シリコン回路素子と
アルミニウム金属層の境界面における望ましくないダイ
オードを形成する。

第８図に示されている別の実施例の半導体装置６０にお
いては、Ｐ＋をドープされた回路素子６４のための選択
的に作動できる埋込まれた接点６２をＮ形拭板６８内の
誘電体層６６の下側に形成するために、第１の実施例の
半導体装１４２０について先に述べた方法と同じ方法を
使用できる。

第３図を参照して説明したようにドーパントを注入する
ことによりアモルファスａＩ′を域７０を形成する。そ
れから、第４Ａ〜４Ｄ図を参照して説明したようにして
、ウェハ１−に金属層７２とパッシベーション属７４を
順次形成する。それから、第５図を参照して説明したよ
うに、エネルギービームをパッシベーション層７４を通
じてアモルファス領域７０に照射することにより、導ｉ
ａ性接点により回路索子６４を金属層７２・＼接続でき
る。

第１〜４Ｄ図を参照して説明した方法と同じ方法を用い
て第９図に示されている実施例を製造できる。この実施
例においては半導体装置７６は、シリコン基板８２を覆
う第１の誘電体層８０の上に形成されたＮ＋をドープさ
れた多結晶シリコン（ポリシリコン）７８を有する。第
２図および第３図を参照して説明したように、第２の誘
電体層９０内に形成されている窓８８を通じてイオンを
照射することにより、多ｆ＋’ｉ品回路索子７８の露出
されている接点８６に隣接してアモルファス領域８４を
形成する。それから、第４Ａ〜４Ｃ図を参照して説明し
たように、金属層９２を形成し−ご１妾点８６を覆い、
かつ、ウェハ上に形成されている他の回路索子９４への
接続部を形成する。金属層９２は、第４Ｄ図を参照して
説明し、たように、パッシベーション誘電体層９６によ
り覆われる。それから、第５図および第６図を参照して
説明したように、ポリシリコン回路素子７８と金属層９
２の間に導電路を選択的に形成できる。

本発明の半導体装置の別の実施例か第１０図に示されて
いる。この実施例の半導体装置１００は第９図に示され
ている半導体装置７６を変更したものであって、第１〜
４Ｄ図を参照して説明した方法を用いて製造する。この
半導体装置１００は、Ｐ形シリコン基板中１１０内に形
成されたＮ＋をドープされた回路素子１０２と、ＪＪ板
］１０の少なくともある部分を覆う第１の誘電体層１０
８の上に形成されたＮ＋をドープされた多結晶シリコン
（ポリシリコン）回路索Ｊ’ｌ　０４とで構成される。

第２図および第３図を参照して説明したように、窓１１
６を通じてイオンを照射することにより接点１１４のド
側にアモルファス領域１１２が形成される。第２の誘電
体層１］〕６に窓］１７を形成して回路素子１０２に対
する接点を形成する。

それから、第４Ａ〜４Ｃ図を５照して説明したようにし
て金属層１２０を形成して接点１１４を覆い、ウェハ内
に形成されている回路素子１０２への接続を行う。第４
Ｄ図をｆｉ　、ｌｌＱ　Ｕて説明したように、パッシベ
ーション誘電体層１３０が金１１〈層１２０を覆う。ポ
リシリコン回路素子１０４と金属層１２０の間に、した
かって回路索子１０２への導電路を、第５図および第６
図を参照して説明したように、レーザビームを用いて選
択的に形成してアモルファス領域１１２を１４結晶化で
きる。

たとえば、回路素子１．０４はデコーダ・トランジスタ
のポリシリコンゲートの延長部を表すことができ、金ｎ
層］２０は１本またはそれ以」−の選択可能なアドレス
バスを表す。各アドレスバスはポリシリコン回路素子１
０４内のアモルファス領域１１２・＼接続される。各金
属層１２０はＮ＋をドープされた回路素子・＼も接続さ
れる。その回路素子はアドレス回路のドライバ・トラン
ジスタの出力端子である。図示の例は記憶装置における
千〇；ｕの列および行のためのデコーダ回路の部分であ
る。この例は単に説明するだめのものであって、とくに
冗長性、特におよびウニハスケールの集積化のためのよ
うに多くの応用か可能である。

本発明の方法により、パッシベーション度層を破壊し、
融けている物質を移動させるエネルギー人力の必要を無
くずことによって再（１が成できる冗長性回路素子を高
密度て集積化できる。横方向リンクよりも一層コンパク
トにてき、それにより貴重なチップスペースを節約でき
る。

【図面の簡単な説明】

第１図は半・９体基板中に）１ａ成されたド測の１−さ
れた回路素子を何する半導体装置の第１の実施例の横断
面図、第２図はエツチング作：Ｌ後の第１図の半導体装
置の横断面図、第３図は原子１！ｌ（射を行われている
第２図の：ｉ−；、’；体裂置の（１“装１析ｉ笛図、
第４Ａ〜４Ｄ図は図示の回路素子舎既に形成されている
回路素子へ接続するために金属層を形成する作業か行わ
れている第３図の＄導体装置の拡大横断面図、第５図は
接点の作動か行われている７ｊ′Ｊ４図の半導体装置の
横断面図、第６図はＩｌｊ偵域の再結晶化後の第５図の
半導体装置を示す横断面図、第７Ａ〜７０図は本発明の
半導体装置の別の実施例を示す横断面図、第８図は本発
明の半導体装置の第３の実施例の横断面図、第９図は本
発明の半導体装置の第４の実施例のｖ４断面図、第１０
図は本発明の半導体装置の第５の実施例の横断面図であ
る。 ２０．５４，７６．１００・・・半導体装置、２２゜６
４．７８，１０４・・・回路素子、２６＋　　６６゜８
０．１０８・・・誘電体層、３８，７０．８−１゜１１
２・・・アモルファス領域、４６．　５８．　７２゜９
２．１２０・・専電路。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板（２４；６８；８２；１１０）上に導電
   性半導体回路素子（２２；６４；７８；１０４）を形成
   する工程と、 少なくとも前記半導体回路素子の上に誘電体層（２６；
   ６６；８０；１０８）を形成する工程と、この誘電体層
   内に開口部（３０）を形成して前記半導体回路素子の一
   部を露出する工程と、前記半導体回路素子の前記露出さ
   れた部分に非常に低い導電度を有する領域（３８；７０
   ；８４１１２）を形成する工程と、 前記開口部を通じて前記領域に接触する導電路（４６；
   ５８；７２；９２；１２０）を形成する工程と、 前記導電路の下側の領域をエネルギービーム（５０）で
   選択的に活性化して前記領域を導電性にすることにより
   前記半導体回路素子と前記導電路の間に導電性リンク（
   ５２）を形成する工程と、を備えることを特徴とする選
   択的に活性化できるリンクを回路素子の間に有する半導
   体装置の製造方法。 ２、特許請求の範囲第１項記載の方法であって、前記露
   出された部分内に既に存在する不純物とは逆の導電形の
   イオンを、前記領域を形成するには十分な量であるが、
   最初のドーパント濃度を補償するには不十分である量だ
   けドーパントとして前記露出されている部分に入れるこ
   とにより前記領域（３８；７０；８４；１１２）を形成
   することを特徴とする方法。 ３、特許請求の範囲第１項記載の方法であって、中性原
   子を前記露出された部分に入れることにより前記領域（
   ３８；７０；８４；１１２）を形成することを特徴とす
   る方法。 ４、特許請求の範囲第１項記載の方法であって、前記露
   出された部分内に既に存在する不純物と同じ導電形のイ
   オンを、前記露出されている部分に入れることにより前
   記領域（３８；７０；８４；１１２）を形成することを
   特徴とする方法。 ５、特許請求の範囲第４項記載の方法であって、前記ド
   ープされた半導体回路素子（２２；６４；７８；１０４
   ）はＮ＾＋をドープされた多結晶シリコンで形成し、り
   んイオンを入れることにより前記領域（３８；７０；８
   ４；１１２）を形成することを特徴とする方法。 ６、特許請求の範囲第１〜５項のいずれかに記載の方法
   であって、前記露出された部分にほぼ１×１０＾１＾５
   ／ｃｍ＾２の量のイオンを３０〜３００ＫｅＶのエネル
   ギーで入れることにより前記領域（３８；７０；８４；
   １１２）形成することを特徴とする方法。 ７、特許請求の範囲第１〜６項のいずれかに記載の方法
   であって、前記領域（３８；７０；８４；１１２）は前
   記ドープされた半導体回路素子（２２；６４；７８；１
   ０４）の前記露出された部分の中に少なくとも部分的に
   延びることを特徴とする方法。 ８、特許請求の範囲第１〜７項のいずれかに記載の方法
   であって、前記領域（３８；７０；８４；１１２）は６
   ００℃より高い温度まで上昇させられた後で再結晶化し
   て導電性となることを特徴とする方法。 ９、特許請求の範囲第１〜８項のいずれかに記載の方法
   であって、前記領域を選択的に活性化する前に、少なく
   とも前記導電路上に不導態誘電体層（４８；７４；９６
   ；１３０）を形成する工程を更に備えることを特徴とす
   る方法。 １０、特許請求の範囲第１〜９項のいずれかに記載の方
   法であって、前記エネルギービーム（５０）は電子ビー
   ムを含むことを特徴とする方法。 １１、特許請求の範囲第１〜９項のいずれかに記載の方
   法であって、前記エネルギービームはレーザビームを含
   むことを特徴とする方法。 １２、特許請求の範囲第１１項記載の方法であって、前
   記レーザビームはエネルギーが ０．０５〜１．０Ｊ／ｃｍ＾２である緑色光レーザであ
   ることを特徴とする方法。 １３、特許請求の範囲第１〜１２項のいずれかに記載の
   方法であって、前記導電路は金属層（４６；５８；７２
   ；９２；１２０）であることを特徴とする方法。 １４、特許請求の範囲第１３項記載の方法であって、前
   記金属層（４６；５８；７２；９２；１２０）はタング
   ステン層であり、それの深さは５００〜１００００オン
   グストロームであることを特徴とする方法。 １５、半導体基板（２４；６８；８２； １１０）上に形成され、内部に非常に低い導電度を有す
   る領域（３８；７０；８４；１１２）を形成された導電
   性半導体回路素子（２２；６４；７８；１０４）と、 少なくとも前記半導体回路素子の上に形成され、前記領
   域の上方に位置する内部部分に開口部（３０）を有する
   誘電体層（２６；６６；８０；１０８）と、 この誘電体層内の前記開口部を通じて前記領域に接触す
   る導電路（４６；５８；７２；９２；１２０）と、 を備え、前記領域（３８；７０；８４；１１２）はエネ
   ルギービーム（５０）で選択的に活性化して、前記回路
   素子と前記導電路の間に導電性リンク（５２）を形成す
   るように構成されることを特徴とする選択的に活性化で
   きるリンクを有する半導体装置。 １６、特許請求の範囲第１５項記載の半導体装置であっ
   て、前記回路素子（２２；６４；７８；１０４）は前記
   半導体基板内に形成されたドープされた領域であり、前
   記回路素子内に形成された低導電度の領域（３８；７０
   ；８４；１１２）はほぼアモルファスであることを特徴
   とする半導体装置。 １７、特許請求の範囲第１６項記載の半導体装置であっ
   て、前記領域（３８；７０；８４；１１２）はほぼ１×
   １０＾１＾５／ｃｍ＾２の量のイオンを３０〜３００Ｋ
   ｅＶのエネルギーで注入することにより形成されること
   を特徴とする半導体装置。 １８、特許請求の範囲第１６項または第１７項記載の半
   導体装置方法であって、前記アモルファス領域（３８；
   ７０；８４；１１２）は６００℃より高い温度まで上昇
   させられた時に再結晶化して導電性となることを特徴と
   する半導体装置。 １９、特許請求の範囲第１５〜１８項のいずれかに記載
   の半導体装置であって、少なくとも前記導電路上に不導
   態化誘電体層（４８；７４；９６；１３０）を更に備え
   、前記不導態化誘電体層は前記エネルギービーム（５０
   ）に対してほぼ透明であるように構成されることを特徴
   とする半導体装置。 ２０、特許請求の範囲第１５〜１９項のいずれかに記載
   の半導体装置であって、前記誘電体層（２６；６６；８
   ０；１０８）が前記領域（３８；７０；８４；１１２）
   に少なくとも部分的に重なり合うように、前記領域（３
   ８；７０；８４；１１２）は前記回路素子内に延びるこ
   とを特徴とする半導体装置。 ２１、特許請求の範囲第１５〜２０項のいずれかに記載
   の半導体装置であって、前記領域（３８；７０；８４；
   １１２）は前記回路素子内に一部のみ入ることを特徴と
   する半導体装置。 ２２、特許請求の範囲第１５〜２１項のいずれかに記載
   の半導体装置であって、前記領域と前記導電路の間に拡
   散バリヤ層（５６）が形成されることを特徴とする半導
   体装置。 ２３、特許請求の範囲第２２項記載の半導体装置であっ
   て、前記拡散バリヤ層（５６）は、タングステンと、モ
   リブデンと、チタンと、タンタルとより成る群から選択
   される金属であることを特徴とする半導体装置。 ２４、特許請求の範囲第２３項記載の半導体装置であっ
   て、前記拡散バリヤ層（５６）はタングステンであり、
   前記導電路（４６；５８；７９；９２；１２０）はアル
   ミニウム層であることを特徴とする半導体装置。 ２５、特許請求の範囲第１５〜２３項のいずれかに記載
   の半導体装置であって、前記導電路はタングステンの金
   属層であり、深さが５０００〜１００００オングストロ
   ームであることを特徴とする半導体装置。