JPS6364409A - 位相分配器 - Google Patents
位相分配器Info
- Publication number
- JPS6364409A JPS6364409A JP61208704A JP20870486A JPS6364409A JP S6364409 A JPS6364409 A JP S6364409A JP 61208704 A JP61208704 A JP 61208704A JP 20870486 A JP20870486 A JP 20870486A JP S6364409 A JPS6364409 A JP S6364409A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- inverter
- output
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、多相の位相信号を発生させζ、その位相信号
を種々の電子回路に供給するための位相分配器に関する
。
を種々の電子回路に供給するための位相分配器に関する
。
Ｂ１発明の概要
本発明は、多相の位相信号を発生させて該位相信号を種
々の電子回路に供給するための位相分配器において、位
相比較器とローパスフィルターを用いて遅延量を制御し
ながら複数段の任意のインバータ回路からの出力により
位相信号を発生させることにより、原信号周波数を高く
することなく多相の位相信号を得るものである。
々の電子回路に供給するための位相分配器において、位
相比較器とローパスフィルターを用いて遅延量を制御し
ながら複数段の任意のインバータ回路からの出力により
位相信号を発生させることにより、原信号周波数を高く
することなく多相の位相信号を得るものである。
Ｃ０従来の技術
半導体集積回路技術を用いて製造される電子回路には、
多相の位相信号によって駆動されるものがあり、従来、
このような多相の位相信号を得る回路としては、計数回
路を用いて原信号を分周し、さらに分周した信号をデコ
ードするものが知られている。
多相の位相信号によって駆動されるものがあり、従来、
このような多相の位相信号を得る回路としては、計数回
路を用いて原信号を分周し、さらに分周した信号をデコ
ードするものが知られている。
この計数回路を用いて原信号を分周しその分周信号をデ
コー）でする位相分配器は、に記原信号が供給されて、
計数回路を動作させて、所定の分周信号を得るものであ
り、分周数Ｎのイ☆相分配器では、２Ｎ相の位相信号を
得ることができる。
コー）でする位相分配器は、に記原信号が供給されて、
計数回路を動作させて、所定の分周信号を得るものであ
り、分周数Ｎのイ☆相分配器では、２Ｎ相の位相信号を
得ることができる。
Ｄ９発明が解決しようとする問題点
しかしながら、上述のような位相分配器では、短いパル
ス幅で、多相の位相信号を得ようとした場合に、原信号
の周波数を高くしなければならない。
ス幅で、多相の位相信号を得ようとした場合に、原信号
の周波数を高くしなければならない。
即ち、パルス幅Ｔと１原信号周波数ｆＯと９分周数Ｎの
間には、 １／ｆｏ＝Ｔ／Ｎ の関係があり、例えば上記パルス幅′ｒを２００ｎｓｅ
ｃ、必要な位相信号の位相の数を１６相としたときには
、原信号周波数ｆ、ば、４０ＭＩＩｚにも及ぶことにな
る。そして、このように原信号周波数ｒＯを高くするこ
とによっては、例えば水晶発振子からの電波の漏れ等の
所謂不要輻射や、温度に依存した発振の安定性等が問題
となり、周辺回路も高周波対応等により複雑化せざるを
得ない。
間には、 １／ｆｏ＝Ｔ／Ｎ の関係があり、例えば上記パルス幅′ｒを２００ｎｓｅ
ｃ、必要な位相信号の位相の数を１６相としたときには
、原信号周波数ｆ、ば、４０ＭＩＩｚにも及ぶことにな
る。そして、このように原信号周波数ｒＯを高くするこ
とによっては、例えば水晶発振子からの電波の漏れ等の
所謂不要輻射や、温度に依存した発振の安定性等が問題
となり、周辺回路も高周波対応等により複雑化せざるを
得ない。
そこで、本発明は」−述の問題点に鑑力、原信号周波数
を高くすることなく所要の多相の位相信号を得る位相分
配器の提供を目的とする。
を高くすることなく所要の多相の位相信号を得る位相分
配器の提供を目的とする。
Ｅ０問題点を解決するだめの手段
本発明は、直列接続され奇数個のインバータ回路よりな
る電圧制御発振回路と、該電圧制御発振回路からの発振
信号と原信号の位相を比較する位相比較器と、該位相比
較器からの出力を平滑化するローパスフィルターとによ
り構成され、上記ローパスフィルターからの出力によっ
て上記各インバータ回路の遅延量を制御するとともに、
任意のインバータ回路の出力段から出力を取り出して、
所要の位相信号を発生させる位相分配器により一ヒ述の
問題点を解決する。
る電圧制御発振回路と、該電圧制御発振回路からの発振
信号と原信号の位相を比較する位相比較器と、該位相比
較器からの出力を平滑化するローパスフィルターとによ
り構成され、上記ローパスフィルターからの出力によっ
て上記各インバータ回路の遅延量を制御するとともに、
任意のインバータ回路の出力段から出力を取り出して、
所要の位相信号を発生させる位相分配器により一ヒ述の
問題点を解決する。
Ｆ０作用
直列接続され奇数個のインバータ回路よりなる電圧制御
発振回路（ＶＣ○）は、上記位相比較器とローパスフィ
ルターによってＰ Ｌ Ｌを構成し、原信号と当該電圧
制御発振回路からの発振信号は、周期及び位相とも一致
する。そして、その位相信号としての出力は、上記電圧
制御発振回路を構成するインバータ回路の任意の各段か
ら取り出すことができ、この任意の各段より取り出され
る（ＮＵは、インバータ回路の遅延量によって位相差を
生じているため、インバータ回路の数に応じた位相の数
となる。
発振回路（ＶＣ○）は、上記位相比較器とローパスフィ
ルターによってＰ Ｌ Ｌを構成し、原信号と当該電圧
制御発振回路からの発振信号は、周期及び位相とも一致
する。そして、その位相信号としての出力は、上記電圧
制御発振回路を構成するインバータ回路の任意の各段か
ら取り出すことができ、この任意の各段より取り出され
る（ＮＵは、インバータ回路の遅延量によって位相差を
生じているため、インバータ回路の数に応じた位相の数
となる。
Ｇ、実施例
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の位相分配器は、Ｐ Ｌ、 Ｌを構成し直列接
続され奇数個（ｎ個）のインバータ回路からなる電圧制
御発振回路１と、該電圧制御発振回路］からの発振信号
ｐｏと原信号Φ０ （周波数ｆｏ）の位相を比較する位
相比較器２と、該位相比較器２からの出力を平滑化する
ローパスフィルター３とにより構成され、上記電圧制御
発振回路１を構成するインバータ回路１ｔ＋ １２＋
・・・＋ Ｉｎの各段より取り出される出力信号Ｐ
１．Ｐ２．・・・、Ｐｎを用いて任意の位相信号を得る
ことができるものである。
続され奇数個（ｎ個）のインバータ回路からなる電圧制
御発振回路１と、該電圧制御発振回路］からの発振信号
ｐｏと原信号Φ０ （周波数ｆｏ）の位相を比較する位
相比較器２と、該位相比較器２からの出力を平滑化する
ローパスフィルター３とにより構成され、上記電圧制御
発振回路１を構成するインバータ回路１ｔ＋ １２＋
・・・＋ Ｉｎの各段より取り出される出力信号Ｐ
１．Ｐ２．・・・、Ｐｎを用いて任意の位相信号を得る
ことができるものである。
まず、直列接続され奇数個（ｎ個）のインバータ回路か
らなる電圧制御発振回路１について説明すると、第３図
に示すように、ＰＭＯ３）ランジスタ及びＮＭＯ３）ラ
ンジスタからなるインバータ回路１１．Ｔ２＋ ・・・
、Ｉｎがｎ個接続されており、電源電圧■圓と接地レベ
ルＧＮＤとがそれぞれのＰＭＯ３Ｉ−ランジスタとＮＭ
Ｏ３）ランジスタの一方のソース・ドレイン領域に接続
されている。そして、各インバータ回路１１＋１２．・
・・。
らなる電圧制御発振回路１について説明すると、第３図
に示すように、ＰＭＯ３）ランジスタ及びＮＭＯ３）ラ
ンジスタからなるインバータ回路１１．Ｔ２＋ ・・・
、Ｉｎがｎ個接続されており、電源電圧■圓と接地レベ
ルＧＮＤとがそれぞれのＰＭＯ３Ｉ−ランジスタとＮＭ
Ｏ３）ランジスタの一方のソース・ドレイン領域に接続
されている。そして、各インバータ回路１１＋１２．・
・・。
Ｉｎの出力は、各ＰＭＯＳトランジスタとＮＭＯＳトラ
ンジスタの接続点より取り出されているが、これは次段
のインバータ回路のＮＭＯＳトランジスタのゲートに供
給されるとともに、位相信号を形成するための出力信号
ＰＬ、Ｐ２．・・・、Ｐｎとして出力されている。
ンジスタの接続点より取り出されているが、これは次段
のインバータ回路のＮＭＯＳトランジスタのゲートに供
給されるとともに、位相信号を形成するための出力信号
ＰＬ、Ｐ２．・・・、Ｐｎとして出力されている。
上記インバータ回路１１．Ｔ２＋ ・・・＋ Ｉｎを
構成する各ＰＭＯ３＋−ランジスタのそれぞれゲートば
、共通接続されて、上記ローパスフィルター３によって
制御されるバイアス電源Ｖｃに接続されている。従って
、この電圧制御発振回路ｌは、そのバイアス電＃ＶＣの
制御から、各インバータ回路１１．Ｉ２＋ ・・・、Ｉ
ｎを任意の遅延量τｐｄに制御することができ、しかも
上記位相比較器２と」−記ローパスフィルター３とでＰ
ＬＬを構成し、その発振信号Ｐａ （−Ｐｎ）は、周
期と位相がともに原信号Φ０に一致することになる。
構成する各ＰＭＯ３＋−ランジスタのそれぞれゲートば
、共通接続されて、上記ローパスフィルター３によって
制御されるバイアス電源Ｖｃに接続されている。従って
、この電圧制御発振回路ｌは、そのバイアス電＃ＶＣの
制御から、各インバータ回路１１．Ｉ２＋ ・・・、Ｉ
ｎを任意の遅延量τｐｄに制御することができ、しかも
上記位相比較器２と」−記ローパスフィルター３とでＰ
ＬＬを構成し、その発振信号Ｐａ （−Ｐｎ）は、周
期と位相がともに原信号Φ０に一致することになる。
上記位相比較器２は、原信号Φ０と電圧制御発振回路１
の発振信号ｐｏのそれぞれの位相を比較して、これらの
位相差に依存した出力信号を発生させて、その出力信号
を一ヒ記ローパスフィルター３に送る。この位相比較器
２は、Ｐ Ｌ Ｌを形成して、上記発振信号ｐｏを原信
号［＋） Ｏと周期と位相をともに一致させるものであ
る。
の発振信号ｐｏのそれぞれの位相を比較して、これらの
位相差に依存した出力信号を発生させて、その出力信号
を一ヒ記ローパスフィルター３に送る。この位相比較器
２は、Ｐ Ｌ Ｌを形成して、上記発振信号ｐｏを原信
号［＋） Ｏと周期と位相をともに一致させるものであ
る。
上記ローパスフィルター３は、上記位相比較器２の出力
を増幅し、さらに高周波成分の除去である平滑化を行っ
て出力するものであり、その出力は上記電圧制御発振回
路１の例えば各ＰＭＯ５Ｉ〜ランジスタのバイアス電源
Ｖｃを制御することになる。そして、この電圧制御によ
って、各インバータ回路１１，１．．・・・、Ｉｎを任
意の遅延量τｐｄに制御することができ、この遅延量τ
ｐｄの制御によって、Ｐ■、Ｌがロックされることにな
る。
を増幅し、さらに高周波成分の除去である平滑化を行っ
て出力するものであり、その出力は上記電圧制御発振回
路１の例えば各ＰＭＯ５Ｉ〜ランジスタのバイアス電源
Ｖｃを制御することになる。そして、この電圧制御によ
って、各インバータ回路１１，１．．・・・、Ｉｎを任
意の遅延量τｐｄに制御することができ、この遅延量τ
ｐｄの制御によって、Ｐ■、Ｌがロックされることにな
る。
第２図は、本実施例の位相分配器の上記電圧制御発振回
路Ｉの各インバータ回路ｒｉ、ｒ２．・・・。
路Ｉの各インバータ回路ｒｉ、ｒ２．・・・。
Ｉｎからの各出力信号ＰＬ、Ｐ２．・・・、Ｐｎを波形
で示すものである。原信号Φ０の周波数をｆＯとしたと
きには、その逆数Ｔｏ−］／ｆｏがその一周期のパルス
幅となっており、−に記各出力信号Ｐｘ、Ｐｑ、 ・・
・、Ｐｎは、初段のインバータ回路からの段数に応じた
遅延量τｐｄを有する波形となっている。そして、原信
号Φ０と各出力信号Ｐ１゜Ｐ２．・・・、Ｐｎの関係に
ついては、インバータ回路の個数ｎの２倍である２ｎと
上記遅延量τｐｄを乗じたもの、即ち２ｎｒｐｄがＴｏ
（−１／ｆｏ）に一致するように制御されることになる
。
で示すものである。原信号Φ０の周波数をｆＯとしたと
きには、その逆数Ｔｏ−］／ｆｏがその一周期のパルス
幅となっており、−に記各出力信号Ｐｘ、Ｐｑ、 ・・
・、Ｐｎは、初段のインバータ回路からの段数に応じた
遅延量τｐｄを有する波形となっている。そして、原信
号Φ０と各出力信号Ｐ１゜Ｐ２．・・・、Ｐｎの関係に
ついては、インバータ回路の個数ｎの２倍である２ｎと
上記遅延量τｐｄを乗じたもの、即ち２ｎｒｐｄがＴｏ
（−１／ｆｏ）に一致するように制御されることになる
。
このように本実施例の原信号４〕ｏを何ら高周波にする
ことなく、位相の分割の単位を２τｐｄとするｎ個の出
力信号Ｐ１．Ｐ、、・・・、Ｐｎを得ることができ、こ
の出力信号Ｐ１＋Ｐ２．・・・、Ｐｎを用いることで、
例えば演算処理等によって所要の位相信号を得ることが
できる。そして、原信号φ０を低い周波数とすることが
できるため、不要輻射等の弊害を防止することができ、
周辺回路の簡素化等も実現することができる。
ことなく、位相の分割の単位を２τｐｄとするｎ個の出
力信号Ｐ１．Ｐ、、・・・、Ｐｎを得ることができ、こ
の出力信号Ｐ１＋Ｐ２．・・・、Ｐｎを用いることで、
例えば演算処理等によって所要の位相信号を得ることが
できる。そして、原信号φ０を低い周波数とすることが
できるため、不要輻射等の弊害を防止することができ、
周辺回路の簡素化等も実現することができる。
なお、上記インバータ回路の個数であるｎは３以上の奇
数であれは良く、そのｎに応じた多相の位相信号を得る
ことができる。
数であれは良く、そのｎに応じた多相の位相信号を得る
ことができる。
Ｈ１発明の効果
本発明の位相分配器は、Ｐ Ｌ Ｉ、を構成する各イン
バータ回路より任意の出力信号を得ることができ、特に
原信号の周波数を高くすることなく、インバータ回路の
段数に応じた出力信号を得ることができる。このため本
発明の位相分配器を用いることより、種々の電子回路に
おける不要輻射の大幅な低減を図ることができ、さらに
周辺回路の簡略化も図ることができる。
バータ回路より任意の出力信号を得ることができ、特に
原信号の周波数を高くすることなく、インバータ回路の
段数に応じた出力信号を得ることができる。このため本
発明の位相分配器を用いることより、種々の電子回路に
おける不要輻射の大幅な低減を図ることができ、さらに
周辺回路の簡略化も図ることができる。
第１図は本発明の位相分配器の構成の一例を示す回路図
、第２図はその原信号及び出力信号を示す波形図、第３
図は本発明の位相分配器の電圧制御発振回路の具体例を
示す回路図である。 ■・・・・電圧制御発振回路 ２・・・・位相比較回路 ３・・・・ローパスフィルター ｌｘ、Ｉ＊、・・・＋ Ｉｎ ・・・インバータ回
路Ｐ１．Ｐ２．・・・＋Ｐｎ ・・・出力信号τｐｄ
・・・遅延量 Φ０・・・原信号 特 許 出 願 人 ソニー株式会社代理人 弁
理士 小池 見回 田村榮−
、第２図はその原信号及び出力信号を示す波形図、第３
図は本発明の位相分配器の電圧制御発振回路の具体例を
示す回路図である。 ■・・・・電圧制御発振回路 ２・・・・位相比較回路 ３・・・・ローパスフィルター ｌｘ、Ｉ＊、・・・＋ Ｉｎ ・・・インバータ回
路Ｐ１．Ｐ２．・・・＋Ｐｎ ・・・出力信号τｐｄ
・・・遅延量 Φ０・・・原信号 特 許 出 願 人 ソニー株式会社代理人 弁
理士 小池 見回 田村榮−
Claims (1)
- 直列接続され奇数個のインバータ回路よりなる電圧制御
発振回路と、該電圧制御発振回路からの発振信号と原信
号の位相を比較する位相比較器と、該位相比較器からの
出力を平滑化するローパスフィルターとにより構成され
、上記ローパスフィルターからの出力によって上記各イ
ンバータ回路の遅延量を制御するとともに、任意のイン
バータ回路の出力段から出力を取り出して、所要の位相
信号を発生させる位相分配器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208704A JPS6364409A (ja) | 1986-09-04 | 1986-09-04 | 位相分配器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208704A JPS6364409A (ja) | 1986-09-04 | 1986-09-04 | 位相分配器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364409A true JPS6364409A (ja) | 1988-03-22 |
Family
ID=16560695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208704A Pending JPS6364409A (ja) | 1986-09-04 | 1986-09-04 | 位相分配器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364409A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| US6060923A (en) * | 1998-01-27 | 2000-05-09 | Fujitsu Limited | PLL device having a simple design yet achieving reliable and accurate operation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024827A (ja) * | 1973-06-15 | 1975-03-17 | ||
| JPS6139722A (ja) * | 1984-07-31 | 1986-02-25 | Nippon Gakki Seizo Kk | 遅延時間安定化回路 |
-
1986
- 1986-09-04 JP JP61208704A patent/JPS6364409A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024827A (ja) * | 1973-06-15 | 1975-03-17 | ||
| JPS6139722A (ja) * | 1984-07-31 | 1986-02-25 | Nippon Gakki Seizo Kk | 遅延時間安定化回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| US6060923A (en) * | 1998-01-27 | 2000-05-09 | Fujitsu Limited | PLL device having a simple design yet achieving reliable and accurate operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191212B2 (ja) | 周波数倍加回路 | |
| KR100348198B1 (ko) | 동작 전압의 증가 없이 위상 오프셋을 감소시킬 수 있는위상 동기 루프 회로 | |
| US5359727A (en) | Clock generator using PLL and information processing system using the clock generator | |
| DE69026646T2 (de) | Phasendifferenz-Detektorschaltung | |
| TWI344273B (en) | Frequency synthesizer | |
| US6737927B2 (en) | Duty cycle correction circuit for use with frequency synthesizer | |
| JP3919247B2 (ja) | 高周波数ｐｌｌ回路 | |
| CN102983862A (zh) | 延迟级、环形振荡器、pll电路和方法 | |
| US5374904A (en) | Phase-locked-loop circuit having adjustable reference clock signal frequency and filter capacitance compensation | |
| EP0945986B1 (en) | Charge pump circuit for PLL | |
| US6842056B1 (en) | Cascaded phase-locked loops | |
| TWI392992B (zh) | 時脈產生電路及其時脈產生方法 | |
| US7432769B2 (en) | Oscillator circuit | |
| US20110199137A1 (en) | Loop filter and voltage controlled oscillator for a phase-locked loop | |
| US20020041214A1 (en) | PLL circuit | |
| JPS6364409A (ja) | 位相分配器 | |
| US7292077B2 (en) | Phase-lock loop and loop filter thereof | |
| KR100301241B1 (ko) | 위상동기루프 | |
| JPH06303134A (ja) | Ｐｌｌ回路 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| Patel et al. | Design and Analysis of Phase Locked Loop and Performance Parameters | |
| JPH08223003A (ja) | クロック逓倍回路 | |
| KR100990620B1 (ko) | 위상 검출기 | |
| JPH04115625A (ja) | 入力信号遅延回路 | |
| KR20250054628A (ko) | 전압제어발진기를 위한 초기 제어전압 생성회로 및 이를 포함하는 위상고정루프 회로 |