JPS6365657A - ピングリツドアレイ - Google Patents

ピングリツドアレイ

Info

Publication number
JPS6365657A
JPS6365657A JP21011086A JP21011086A JPS6365657A JP S6365657 A JPS6365657 A JP S6365657A JP 21011086 A JP21011086 A JP 21011086A JP 21011086 A JP21011086 A JP 21011086A JP S6365657 A JPS6365657 A JP S6365657A
Authority
JP
Japan
Prior art keywords
substrate
sealing cap
protrusion
sealing
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21011086A
Other languages
English (en)
Inventor
Atsumi Hirata
平田 篤臣
Yoshihiko Nakamura
善彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP21011086A priority Critical patent/JPS6365657A/ja
Publication of JPS6365657A publication Critical patent/JPS6365657A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野J 本発明は、ICパッケージなどにおける成形品のピング
リッドアレイに関するものである。
[背景技術] ICなど半導体のパッケージにおいて素子の高化に従っ
てのり一ド艮の短縮化などの対応として、チップを実装
する基板の裏面に外部への電気接続用ピンとなるピンを
設けたピングリッドアレイ(PGAと略称される)が実
用化されている。このピングリッドアレイは基板の裏面
の全面を利用して多数のピンを突設するようにしたもの
で、ピンを機器の実装基板(マザーボード)に設けたソ
ケットやスルーホール等に差し込むことによって、マザ
ーボードへの取り付けをおこなうことができる。
その基板の材料としては従来上りセラミックが主として
用いられているが、近年低価格化に対応して樹脂積層板
から得られるプリント配線板をこの基板として用いる試
みがなされている。
すなわち、第3図に示すように基板2を例えばガラス基
材エポキシ樹脂積層板やガラス基材ポリイミド樹脂積層
板などの積層板16で形成し、積層板16間において基
板2に回路7を設けると共に基板2にビン孔8をドリル
などで穿孔加工し、でピン3の頭部11をピン孔8内に
圧入することt啼ト−4Ltb/7%w*、ウナ=ff
iムゴ9j1?−伏一山J(ユLン1ム態で固着する。
このようにして回路7に接続させた状態で基板2にピン
3を取り付けたのちに、基板2に座ぐり加工などで形成
した四部10内にICチップなどの半導体チップ1を搭
載し、半導体チップ1と回路7との間にワイヤーボンデ
ィング15を施して回路7を介して半導体チップ1とピ
ン3とを電気的に接続させる。セして封止キャップ5を
基板2に被せて半導体チップ1を封止することによって
ピングリッドアレイAとして仕上げるのである。第3図
において17は半導体チップ1を封止する一次封止樹脂
、18は基板2の上面の全面から側面にかけて封止する
二次封止樹脂であり、また24はマザーボードへの取り
付けの際のピン3の差し込み深さを位置決めするために
一部のピン3に設けられた鍔である。
このようにピングリッドアレイAを封止キャップ5で封
止するにあたって、封止キャップ5の側片6を基板2の
側端゛面に弾性的に密着させて封止性能を高めようとす
るときには、基板2の外径寸法よりも封止キャップ5の
側片6の内径寸法を若干小さく形成する必要があるとこ
ろ、基板2を積層板16で形成している場合には基板2
の外形は打ち抜き加工で形成されるために基板2の側端
面は表裏面に対して垂直な平面となり、基板2に封止キ
ャップ5を被せる作業が非常に困難になる。
このために基板2の外径寸法よりも封止キャップ5の側
片6の内径寸法を若干太さ目に形成して基板2への封止
キャップ5の取り付けが容易になるようにしているが、
このときには基板2の側端面と封止キャップ5の側片6
との開に隙間が生じることになゐために、封止の信頼性
が低下することになる。そこでこの隙間を埋めるために
二次封止樹脂18を用いることが必ず必要となるもので
あった。
[発明の目的1 本発明は、上記の点に鑑みて為されたものであり、半導
体チップの保護のための封止の信頼性に優れたピングリ
ッドアレイを提供することを目的とするものである。
[発明の開示1 しかして本発明に係るピングリッドアレイは、合成樹脂
の成形品で半導体チップ1を実装するための基板2を形
成すると共に基部を基板2内にインサート成形して固着
した複数本のピン3を基板2から突出させ、基板2の側
端面の厚み方向の略中央部に突部4を全周に亘って突出
させて設け、封止キャップ5を基板2に被せると共に封
止キャップ5の側片6を基板2の側端面の突部4に弾性
的に係止させて成ることを特徴とするものであって、以
下本発明を実施例により詳述する。
基板2は合成樹脂成形材料を射出成形やトランス7T−
成形などで成形することによって成形品として作成され
るものであり、このように基板2を成形する際にピン3
の基部を基板2内に埋入させるようにインサート成形す
ることによって基板2に多数本のピン3を平行に取り付
けるようにしである。基板2を構成する合成樹脂として
は、フェノール、エポキシ、シリコン、ポリイミドなど
の熱硬化性樹脂や、ポリフェニレンサルファイド、!4
7 II→ll−’1 m ’) 40〒−4−I+、
ブ亀4リ J/ IIラリールスルホンなどの熱可塑性
樹脂を用いることができる。実績的に信頼性のある面で
はエポキシ樹脂を、また可撓性や機械的強度、耐熱性の
点からは後者の熱可塑性樹脂を用いるのが好ましい。
また基板2には基板2に実装する半導体チップ1とピン
3とを結ぶ回路を形成するために回路体19が取り付け
である。この回路体19も基板2を樹脂成形材料で成形
する際に同時に基板2にインサート成形して組み込むこ
とがでさるものであり、ピン3の基部を回路体19に挿
入結合させることによってピン、3を回路体19の回路
と*aさせである1回路体19としては〃ラスエポキシ
配線板、プラスポリイミド配線板、〃ラステア0ン配線
板、メリエステル配線シートまたはフィルム、ポリイミ
ド配線フィルムまたはシートを用いることができるが、
さらにその他ポリイミドフィルム等で固定した銅やアル
ミニウム、42アロイ(Ni42%のNi−Fe合企)
のり−ド7レームなどを用いることもできる。さらに半
導体チップ1を実装する部分【二おいで某[2には古椿
儂20Mインサー1−v々形して固定しである。この支
持体20としては熱伝導性に優れた銅、鉄、アルミニウ
ムなどの金属やセラミック等で放熱体として形成するこ
とができる。このように支持体20を放熱体で形成する
ことによって基板2に実装する半導体チップ1の発熱を
放散することができる。
成形にあたっては、成形金型内に上記ピン3や回路体1
9、支持体20をセットし、成形金型内に樹脂成形材料
を注入して硬化乃至固化させることによって、樹脂成形
材料で基板2を形成させると共に基板2にピン3や回路
体19、支持体20をインサートさせることによってお
こなうことができる。ピン3はこのように基部を成形品
の基板2内にインサー)させることによって取り付けら
れるものであり、基板2を積層板16で形成する第3図
の従来例の場合のよるにビン孔8を加工したりビン孔8
にピン3を圧入したりする作業を必要とすることがなく
、しかも圧入の場合よりも強固にピン3の取り付けをお
こなうことができるものである。*たこの成形の際に成
形金型内に成形用の凹部を設けておくことによって、基
板2に位置決め突部14を一体に突出成形することがで
きる。このように位置決め突部14を設けるにあたって
、各位置決め突部14をっなぐリプを基板2の裏面に一
体に設けるようにしておけば、このリプによって基板2
の補強をおこなわせることができ、基板2を薄く形成す
ることも可能になる。そして基板2の側端面には全長に
亘って突部4が一体に突出するように形成しである。こ
の突部4は成形金型で基板2を成形する際に形成するこ
とができるものであり、f!に2図に示されるように、
この突部4め上面、すなわちピン3が突出される側と反
対側の面はピン3の突出方向に向けて斜め外方へ傾斜す
るがイド傾斜面21として形成してあり、またこの突部
4の下面、すなわちピン3が突出される側の面はピン3
の突出方向に向けて斜め内方へ傾斜する係止傾斜面22
として形成しである。
そして、上記のようにして樹脂成形品で形成される基板
2の上面には凹部10が成形によって設けてあり、この
凹部10にICチップなどの半導体チップ1を搭載し、
半導体チップ1と回路体19の回路との間にワイヤーボ
ンディング15を施すことによって、回路体19を介し
て半導体チップ1とピン3とを電気的に接続するのであ
る。こののちに基板2に第1図のように封止キャップ5
を被せて半導体チッ′ブ1を保護することによってピン
グリッドアレイAとして仕上げるのであるが、封止キャ
ップ5を被せる前に四部10において半導体チップ1を
一次封止樹脂17によってIa4脂封止しておくのがよ
い、封止キャップ5はR1部に全長に亘って側片6を設
けて下面を開口させた形状にアルミニウム(内面はアル
マイト処理などしておくのがよい)などで形成されるも
のであり、側片6の先部は内方へ傾斜する係止片23と
しで形成しである。しかして封止キャップ5を基板2に
被せるにあたって、封止キャップ5を基板2にその上側
からはめ込んでいくと、まず側片6の係止片23の先端
が基板2の突部4の〃イド傾斜面21に圧接して〃イド
傾斜面21の傾斜に〃イドさ次いでこの係止片23は突
部4の係止傾斜面22に弾接して弾性的に係止されるこ
とになる。このように基板2の突部4に側片6が弾性的
に係止されるようにして、基板2の側端面と封止キャッ
プ5の側片6とを密接させ、封止キャップ5による封止
の信頼性を高めることができるものであり、二次封止樹
脂18を特に必要とすることなく封止キャップ5のみで
も封止を確保することが可能になる。このとき、封止を
完全にするためには二次封止樹脂18を用いてもよ(、
さらに接着剤で基板2の側端面と封止キャップ5の側片
6とを接着させ°るようにしてもよい、また突部4の〃
イド傾斜面21による〃イド作用によって基板2への封
止キャップ5のはめ込み揉作が容易になると共に、係止
傾斜面22による係止作用によって基板2への封止キャ
ップ5の固定が強固になるものである。
ここで、基板2が第3図の従来例のように積層板16で
形成されている場合は、封止キャップ5の側片6の係止
片23の先端が基板2の突部4の〃剥離が発生するおそ
れがあるが、本発明では基板2は樹脂成形品で形成され
ているためにこのようなおそれはない。
そしてこのように形成されるピングリッド7レイAにあ
って、Wi器の実装基板(マザーボード)への取り付け
はマザーボードに設けたソケットやスルーホールなどに
各ピン3を差し込むことによっておこなうことができる
。このとき、基板2から突出させた位置決め突部14の
先端がマザーボードの表面に当接し、この当接によって
所定の間隙で基板2とマザーボードとの間に空間を形成
させることができる。このように基板2とマザーボード
との闇の空間は位置決め突部14によって形成されるた
めに、第3図の従来例において示したように一部のピン
3に位置決め用の鍔24を設けるような必要がなく、ピ
ン3として総て同じ形状のものを用いることができるこ
とになる。またこのように位置決め突部14がマザーボ
ードに当接することによってマザーボードと基板2どの
間に加わる荷重が位置決め突部14によって支持される
ことになり、ピン3の変形を防止することもできる。
[発明の効果] 上述のように本発明にあっては、基板のfill端面の
厚み方向の略中夫部に突部を全周に亘って突出させて設
け、封止キャップを基板に被せると共に封止キャップの
側片を基板の側端面の突部に弾性的に係止させるように
したので、突部への側片の弾性的な係止で基板の側端面
と封止キャップの側片とをWj接させることができ、封
止キャップによる封止め信頼性を高めることができるも
のであり、しか°も基板は合成樹脂の成形品によって形
成したものであるから、このような突部を設けることが
容易におこなえると共に封止キャップの取り付けの際に
眉間剥離のおそれもないものである。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は同上の封
止キャップを取り付ける前の状態の断面図、第3図は従
来例の断面図である。 1は半導体チップ、2は基板、3はピン、4は突部、5
は封止キャップ、6は側片である。

Claims (1)

    【特許請求の範囲】
  1. (1)合成樹脂の成形品で半導体チップを実装するため
    の基板を形成すると共に基部を基板内にインサート成形
    して固着した複数本のピンを基板から突出させ、基板の
    側端面の厚み方向の略中央部に突部を全周に亘って突出
    させて設け、封止キップを基板に被せると共に封止キャ
    ップの側片を基板の側端面の突部に弾性的に係止させて
    成ることを特徴とするピングリッドアレイ。
JP21011086A 1986-09-05 1986-09-05 ピングリツドアレイ Pending JPS6365657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21011086A JPS6365657A (ja) 1986-09-05 1986-09-05 ピングリツドアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21011086A JPS6365657A (ja) 1986-09-05 1986-09-05 ピングリツドアレイ

Publications (1)

Publication Number Publication Date
JPS6365657A true JPS6365657A (ja) 1988-03-24

Family

ID=16583974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21011086A Pending JPS6365657A (ja) 1986-09-05 1986-09-05 ピングリツドアレイ

Country Status (1)

Country Link
JP (1) JPS6365657A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same

Similar Documents

Publication Publication Date Title
US6373128B1 (en) Semiconductor assemblies with reinforced peripheral regions
JPH02265264A (ja) Icカード用モジュール
US20060081980A1 (en) Integrated circuit package employing a heat-spreader member
JPS6365657A (ja) ピングリツドアレイ
US7268429B2 (en) Technique for manufacturing an overmolded electronic assembly
JP2000067200A (ja) Icカード
JPS63174344A (ja) ピングリツドアレイ
JP3012753B2 (ja) Tabパッケージとその接続方法
JPS6320859A (ja) ピングリツドアレイ
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
JPS6398140A (ja) ピングリツドアレイ
JPS63126256A (ja) ピングリツドアレイ
JPH0832189A (ja) 電子部品搭載用基板
JPS6398142A (ja) ピングリツドアレイ
JPS6365650A (ja) ピングリツドアレイの製造方法
JPH0457103B2 (ja)
JPS6398141A (ja) ピングリツドアレイ
JPH053743B2 (ja)
JPS6320856A (ja) ピングリツドアレイ
JPS6320857A (ja) ピングリツドアレイ
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JPS63226043A (ja) 半導体装置
JPH02235699A (ja) Icカード
JPS62256458A (ja) ピングリツドアレイ
JPH06224237A (ja) 半導体装置