JPS6365667A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6365667A JPS6365667A JP61210172A JP21017286A JPS6365667A JP S6365667 A JPS6365667 A JP S6365667A JP 61210172 A JP61210172 A JP 61210172A JP 21017286 A JP21017286 A JP 21017286A JP S6365667 A JPS6365667 A JP S6365667A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- impurity layer
- region
- charge
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 239000000969 carrier Substances 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 6
- 230000006378 damage Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 2
- 230000003449 preventive effect Effects 0.000 abstract 2
- 238000009825 accumulation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置に関し、特に微小電荷乃至微小
電流により情報を保持する機能を備えた半導体記憶装置
に関する。
電流により情報を保持する機能を備えた半導体記憶装置
に関する。
従来、この種の微小電荷乃至微小電流により情報を保持
する機能を備えた半導体記憶装置の代表的なものとして
、ＭＯＳ型のダイナミックメモリがある。
する機能を備えた半導体記憶装置の代表的なものとして
、ＭＯＳ型のダイナミックメモリがある。
第２図は従来の半導体記憶装置の一例の断面図である。
この例は、ｎ型の半導体基板１の表面に、互いにフィー
ルド絶縁膜４によって分離されかつ誘電体膜７を介Ｌ５
て電極６と対向するｎ型の電荷蓄積領域５を設け、更に
、この電荷蓄積領域５の配列とは、その端部で、フィー
ルド絶縁膜４によって絶縁膜分離された、ゲート８．ソ
ース９ａ及びドレイン９ｂとから構成される周辺回路に
含まれるｎチャネルのＭ ＯＳ ＋−ランジスタを設け
ている。
ルド絶縁膜４によって分離されかつ誘電体膜７を介Ｌ５
て電極６と対向するｎ型の電荷蓄積領域５を設け、更に
、この電荷蓄積領域５の配列とは、その端部で、フィー
ルド絶縁膜４によって絶縁膜分離された、ゲート８．ソ
ース９ａ及びドレイン９ｂとから構成される周辺回路に
含まれるｎチャネルのＭ ＯＳ ＋−ランジスタを設け
ている。
従って、この例は、電荷蓄積領域５に蓄積された電荷の
量の多少を検出することによりダイナミックメモリとし
て機能している。
量の多少を検出することによりダイナミックメモリとし
て機能している。
上述した従来の半導体記憶装置は、微小電荷乃至微小電
流により情報を蓄積する機能をもち、電荷蓄積領域の配
列の端部と周辺回路のｎチャネルのＭＯＳトランジスタ
との間は、通常のフィールド絶縁膜で絶縁分離すること
によって寄生ＭＯ３１〜ランジスタ効果を抑えているが
、ｒ１チャネルのＭＯＳトランジスタのドレイン近傍で
発生し、半導体基板中を拡散してゆく少数キャリヤは抑
えることができない。従って、このような少数キャリヤ
が電荷蓄積領域にはいり込むと、電荷蓄積領域中の電荷
量を変化させ、情報内容の破壊につながるという欠点が
あ′る。
流により情報を蓄積する機能をもち、電荷蓄積領域の配
列の端部と周辺回路のｎチャネルのＭＯＳトランジスタ
との間は、通常のフィールド絶縁膜で絶縁分離すること
によって寄生ＭＯ３１〜ランジスタ効果を抑えているが
、ｒ１チャネルのＭＯＳトランジスタのドレイン近傍で
発生し、半導体基板中を拡散してゆく少数キャリヤは抑
えることができない。従って、このような少数キャリヤ
が電荷蓄積領域にはいり込むと、電荷蓄積領域中の電荷
量を変化させ、情報内容の破壊につながるという欠点が
あ′る。
本発明の半導体記憶装置は、−・導電型の半導体基板表
面に形成された記憶回路及び周辺回路を有する半導体記
憶装置において、前記記憶回路と前記周辺回路との間の
前記半導体基板表面から所定の深さまで設けられた反対
導電型の第１の不純物領域と該第１の不純物領域と連ら
なりかつ前記半導体基板の前記記憶回路の下部の所定の
深さに設けられた反対導電型の第２の不純物領域とがら
なり、前記半導体基板内の少数キャリアを捕獲する電荷
注入防止領域を備えて成る。
面に形成された記憶回路及び周辺回路を有する半導体記
憶装置において、前記記憶回路と前記周辺回路との間の
前記半導体基板表面から所定の深さまで設けられた反対
導電型の第１の不純物領域と該第１の不純物領域と連ら
なりかつ前記半導体基板の前記記憶回路の下部の所定の
深さに設けられた反対導電型の第２の不純物領域とがら
なり、前記半導体基板内の少数キャリアを捕獲する電荷
注入防止領域を備えて成る。
次に５本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の断面図である。
この実施例は、ｐ型の半導体基板１の表面に、電荷蓄積
領域５がフィールド絶縁膜４によって互いに絶縁分離さ
れて設けられ、この電荷蓄積領域５は誘電体膜７を介し
て電極６と対向してキャパシタを構成しかつｐ型の不純
物Ｎ３との間にｐｎ接合を形成している。更に、半導体
基板１及びｐ型の不純物層３とｐｎ接合を構成するｎ型
の不純物層２が設けられ、このｎ型の不純物層２は、電
荷蓄積領域７と周辺回路のソース９ａ及びドレイン９
ｂを備えたｎチ六・ネルのＭ ＯＳ ＋−ランジスタと
の間のフィールド絶縁膜４の下の半導体基板１表面に達
し電荷注入防止領域を構成している。
領域５がフィールド絶縁膜４によって互いに絶縁分離さ
れて設けられ、この電荷蓄積領域５は誘電体膜７を介し
て電極６と対向してキャパシタを構成しかつｐ型の不純
物Ｎ３との間にｐｎ接合を形成している。更に、半導体
基板１及びｐ型の不純物層３とｐｎ接合を構成するｎ型
の不純物層２が設けられ、このｎ型の不純物層２は、電
荷蓄積領域７と周辺回路のソース９ａ及びドレイン９
ｂを備えたｎチ六・ネルのＭ ＯＳ ＋−ランジスタと
の間のフィールド絶縁膜４の下の半導体基板１表面に達
し電荷注入防止領域を構成している。
又、ｐ型の不純物層３の一部分は、不純物Ｎ２の無い所
で、半導体基板１と接続している。ここで、ｎ型の不純
物層２は、通常圧の電源電位に接続される。
で、半導体基板１と接続している。ここで、ｎ型の不純
物層２は、通常圧の電源電位に接続される。
このような構造により、例えば周辺回路のＭＯＳトラン
ジスタのドレイン近傍で生じた少数キャリヤ（この場合
は電子）が半導体基板１中を拡散していっても途中にあ
るｎ型の不純物層２が電子のコレクタとして働く為、少
数キャリヤは電荷蓄積領域５まで達することができない
。
ジスタのドレイン近傍で生じた少数キャリヤ（この場合
は電子）が半導体基板１中を拡散していっても途中にあ
るｎ型の不純物層２が電子のコレクタとして働く為、少
数キャリヤは電荷蓄積領域５まで達することができない
。
以上説明したように本発明は、周辺回路のＭＯＳトラン
ジスタのドレイン近傍で生じた少数キャリヤの電子が半
導体基板中を拡散していっても途中にある電荷注入防止
領域の不純物層に吸収されて、電荷蓄積領域まで達しな
いので、電荷蓄積領域の電荷量によって保持されている
情報内容が少数キャリヤによる破壊から保護されるとい
う効果がある。
ジスタのドレイン近傍で生じた少数キャリヤの電子が半
導体基板中を拡散していっても途中にある電荷注入防止
領域の不純物層に吸収されて、電荷蓄積領域まで達しな
いので、電荷蓄積領域の電荷量によって保持されている
情報内容が少数キャリヤによる破壊から保護されるとい
う効果がある。
又、電荷注入防止領域と電荷蓄積領域との間で発生する
少数キャリヤ〈例えばα線の入射によるもの）も、電荷
注入防止領域のない場合に較べて、電荷蓄積領域へ到達
する確率が減る為、情報内容を破壊する確率が一層小さ
くなる。
少数キャリヤ〈例えばα線の入射によるもの）も、電荷
注入防止領域のない場合に較べて、電荷蓄積領域へ到達
する確率が減る為、情報内容を破壊する確率が一層小さ
くなる。
なお、この実施例では、微小電荷蓄積により情報を保持
する装置の例をあげたが、微小電流により情報を保持す
る装置でも上述の議論がなりたつことはいうまでもない
。
する装置の例をあげたが、微小電流により情報を保持す
る装置でも上述の議論がなりたつことはいうまでもない
。
第１図は本発明の一′実施例の断面図、第２図は従来の
半導体記憶装置の一例の断面図である。 １・・・半導体基板、２．３・・・不純物層、４・・・
フィールド絶縁膜、５・・・電荷蓄積領域、６・・・電
極、７・・・誘電体膜、８・・・ゲーＩ・、９ａ・・・
ソース、９ｂ・・・ドレイン。 代理人 弁理士 内 原 蓮シ゛ （１゜
半導体記憶装置の一例の断面図である。 １・・・半導体基板、２．３・・・不純物層、４・・・
フィールド絶縁膜、５・・・電荷蓄積領域、６・・・電
極、７・・・誘電体膜、８・・・ゲーＩ・、９ａ・・・
ソース、９ｂ・・・ドレイン。 代理人 弁理士 内 原 蓮シ゛ （１゜
Claims (1)
- 一導電型の半導体基板表面に形成された記憶回路及び周
辺回路を有する半導体記憶装置において、前記記憶回路
と前記周辺回路との間の前記半導体基板表面から所定の
深さまで設けられた反対導電型の第１の不純物領域と該
第１の不純物領域と連らなりかつ前記半導体基板の前記
記憶回路の下部の所定の深さに設けられた反対導電型の
第２の不純物領域とからなり、前記半導体基板内の少数
キャリアを捕獲する電荷注入防止領域を備えたことを特
徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210172A JPS6365667A (ja) | 1986-09-05 | 1986-09-05 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210172A JPS6365667A (ja) | 1986-09-05 | 1986-09-05 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6365667A true JPS6365667A (ja) | 1988-03-24 |
Family
ID=16584967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210172A Pending JPS6365667A (ja) | 1986-09-05 | 1986-09-05 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365667A (ja) |
-
1986
- 1986-09-05 JP JP61210172A patent/JPS6365667A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087691A (en) | Semiconductor device having lower minority carrier noise | |
| US4733285A (en) | Semiconductor device with input and/or output protective circuit | |
| JPH0821680B2 (ja) | 集積回路 | |
| KR900015329A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| US4497043A (en) | Semiconductor memory device | |
| JP2634163B2 (ja) | 半導体記憶装置 | |
| JPS6050066B2 (ja) | Ｍｏｓ半導体集積回路装置 | |
| JP3447372B2 (ja) | 半導体装置 | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS6365667A (ja) | 半導体記憶装置 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| JPS627153A (ja) | 半導体メモリ | |
| JPH0412034B2 (ja) | ||
| JP2702909B2 (ja) | 半導体集積回路装置 | |
| JPH04335570A (ja) | 半導体装置 | |
| JPS62145859A (ja) | 半導体記憶装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPH01143350A (ja) | 半導体記憶装置 | |
| JPH0258870A (ja) | 半導体記憶装置 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| KR900002915B1 (ko) | 반도체 기억 장치 | |
| KR900002887B1 (ko) | 반도체 기억장치 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS5898966A (ja) | 半導体装置の入力保護装置 | |
| JPS628559A (ja) | 半導体集積回路装置 |