JPS6365946B2 - - Google Patents

Info

Publication number
JPS6365946B2
JPS6365946B2 JP58114880A JP11488083A JPS6365946B2 JP S6365946 B2 JPS6365946 B2 JP S6365946B2 JP 58114880 A JP58114880 A JP 58114880A JP 11488083 A JP11488083 A JP 11488083A JP S6365946 B2 JPS6365946 B2 JP S6365946B2
Authority
JP
Japan
Prior art keywords
display device
power
screen
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58114880A
Other languages
English (en)
Other versions
JPS606989A (ja
Inventor
Tadahide Komatsu
Takao Kobayashi
Kenichi Ariga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58114880A priority Critical patent/JPS606989A/ja
Publication of JPS606989A publication Critical patent/JPS606989A/ja
Publication of JPS6365946B2 publication Critical patent/JPS6365946B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、デイスプレイ装置を端末として有す
るデータ処理システムにおいて、デイスプレイ装
置のみの電源を一時的に切断し、再投入する場合
に、切断前の画面を自動的に復旧するための制御
方法に関する。
〔技術の背景〕
従来のデータ処理システムでは、操作者がデイ
スプレイ装置からデータを入力している際に、何
らかの都合で入力を中断してデイスプレイ装置の
席から離れる必要がある場合には、デイスプレイ
装置の電源を切断すると、既に入力した途中まで
のデータが保証できなくなるため、デイスプレイ
装置を動作状態のままにして画面を表示させてお
かなければならなかつた。
しかし、デイスプレイ装置の不使用時に電源を
入れたままにしておくことは、ブラウン管の寿命
や電力の点で無駄となり、またデータ入力中の画
面がそのまま残つていることは機密保護上の問題
があつた。
そのため、デイスプレイ装置の電源をデータ入
力途中で切断しても、再投入時にはもとの画面を
確実に復旧できることが望ましい。ところで、あ
るデイスプレイ装置が電源投入されたとき、通
常、デイスプレイ制御装置から、CPUに対して
AVRと呼ばれる信号が送られる。AVR信号は、
そのデイスプレイ装置が使用可能状態にあること
を通知する信号である。そこで、デイスプレイ装
置の電源が切断され、次に再投入されたとき、こ
のAVR信号を利用してCPU側でソフト的にデイ
スプレイ装置の画面復旧を行なうようにすること
ができる。しかしこの方法は、ソフトの負荷がか
かるとともに、入力途中のデータが保証されない
という欠点がある。
〔発明の目的および構成〕
本発明の目的は、上記した問題を解決し、デイ
スプレイ装置の電源を、画面を保証しながら任意
の時点で切断しかつ再投入できるようにすること
にあり、そのため、CPUに負荷をかけないよう
に、デイスプレイ制御装置内でデイスプレイ装置
電源の再投入を検出し、その結果により画面バツ
フア内のデータを用いて、デイスプレイ装置の画
面を復旧させるものである。
本発明の構成は、それにより、CPUと、デイ
スプレイ制御装置と、デイスプレイ装置とをそな
えたデータ処理システムにおいて、上記デイスプ
レイ制御装置に、画面バツフアと、デイスプレイ
装置が電源投入されたことを検出する手段と、該
検出結果を記憶する手段と、上記電源投入検出手
段がデイスプレイ装置の電源投入を検出したとき
上記検出結果記憶手段中の記憶結果を参照して該
電源投入が初期投入であるかあるいは再投入であ
るかを判定する手段とを設け、該判定手段により
電源の再投入であることが判定されたとき、デイ
スプレイ装置の画面を上記画面バツフア中のデー
タを用いて復旧することを特徴としている。
〔発明の実施例〕
以下に、本発明の詳細を実施例にしたがつて説
明する。
第1図は、本発明の1実施例システムの概略構
成図である。本図において、1−1乃至1−nは
デイスプレイ装置、2はデイスプレイ制御装置、
3は画面バツフア、4はデイスプレイ制御部、4
aはデバイステーブル、5は画面復旧制御部、6
はデータバス、7は制御バス、8はCPU、9は
データバス、10は制御バスを表わす。
通常の処理では、デイスプレイ制御装置2は、
CPU8から与えられてSIOマクロの処理をデイス
プレイ制御部4により実行し、画面バツフア3を
介して、デイスプレイ装置1−1乃至1−nに対
するデータのリード/ライト制御を行なう。デイ
スプレイ制御装置2からCPU8に対しては、前
述したAVR信号のほかに、アテンシヨン割込み
のATT信号、チヤネルエンドのCHE信号などが
送られる。
デイスプレイ装置の電源が投入されると、その
デイスプレイ装置からデイスプレイ制御装置へ、
NRTR(Not Ready to Ready)信号が送られ
る。デイスプレイ制御部4はNRTR信号にもと
づいて、そのデイスプレイ装置をデバイステーブ
ル4aへ登録する。
デバイステーブル4aは、各デイスプレイ装置
ごとに、その使用可能性すなわち電源投入の有無
をフラグ表示するとともに、使用可能なデイスプ
レイ装置に対して割り当てられた画面バツフア領
域へのポインタを保持している。
画面バツフア3の画面データは、デイスプレイ
装置の画面に対応するものである。デイスプレイ
装置からキー入力されたデータは、逐次的画面バ
ツフアへ転送され、たとえばデータ入力途中でデ
イスプレイ装置の電源が切断されると、その時点
までに入力されたデータは、画面バツフア上に残
されている。
デバイステーブル4aのフラグ表示は、デイス
プレイ装置が最初に電源投入されるとONに設定
される。そしてその後、これらのデイスプレイ装
置が一時的に電源切断されても、フラグ表示は
ONのまま変更されない。
画面復旧制御部5は、上記のフラグ表示情報を
利用して、デイスプレイ装置からNRTR信号が
上つて来たとき、それが初期の電源投入について
のものか、途中の一時的切断後の再投入について
のものかを判定し、後者の場合には、電源切断時
の画面に対応する画面バツフア3の画面データを
デイスプレイ装置のフレツシユメモリ(図示せ
ず)へ転送し、画面を復旧させる。
第2図は、デイスプレイ制御装置2の制御機能
を説明するための詳細図である。本図中の参照番
号3,4,4a,5は、すべて第1図に示されて
いるものと同じである。
デイスプレイ制御部4は、NRTR信号を検出
すると、そのNRTR信号を出力したデイスプレ
イ装置の機番(アドレス)を識別し、その機番に
よりデバイステーブル4aを索引し、フラグを読
み出す。
画面復旧制御部5では、デバイステーブル4a
から読み出されたフラグを調べ、それがOFFで
ある場合には、電源未投入のものと判定し、デイ
スプレイ制御部4に、テーブル登録処理を行なわ
せる。テーブル登録処理は、デバイステーブル4
a中の該当機番のフラグをONに設定すること
と、画面バツフア3の新しい領域をその機番に割
り付け、その領域の先頭アドレスをポインタとし
て設定するものである。
他方、読み出されたフラグがONである場合に
は、その機番のデイスプレイ装置が既にテーブル
登録処理済であることを表わしている。そのた
め、そのNRTR信号は一時的な電源切断後の再
投入にもとづくものと判定し、ポインタが指す画
面バツフア3の領域にある画面データを、対応す
るデイスプレイ装置へライトする画面復旧処理を
実行する。
このようにして、電源の一時的切断後に再投入
を行なつたデイスプレイ装置に対しては、切断前
の画面データがそのまま移され、以前の画面を再
現することができる。
〔発明の効果〕
以上のように、本発明によれば、操作者がデイ
スプレイ装置からデータを入力している途中で、
一時中断のために電源を切断しても、電源再投入
時に以前の画面状態を確実に復旧することがで
き、簡単にデータ入力を再開することができる。
【図面の簡単な説明】
第1図は本発明の1実施例システムの概略構成
図、第2図はその主要部の詳細図である。 図中、1−1乃至1−nはデイスプレイ装置、
2はデイスプレイ制御装置、3は画面バツフア、
4はデイスプレイ制御部、4aはデバイステーブ
ル、5は画面復旧制御部、6はデータバス、7は
制御バス、8はCPUを表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 CPUと、デイスプレイ制御装置と、デイス
    プレイ装置とをそなえたデータ処理システムにお
    いて、上記デイスプレイ制御装置に、画面バツフ
    アと、デイスプレイ装置が電源投入されたことを
    検出する手段と、該検出結果を記憶する手段と、
    上記電源投入検出手段がデイスプレイ装置の電源
    投入を検出したとき上記検出結果記憶手段中の記
    憶結果を参照して該電源投入が初期投入であるか
    あるいは再投入であるかを判定する手段とを設
    け、該判定手段により電源の再投入であることが
    判定されたとき、デイスプレイ装置の画面を上記
    画面バツフア中のデータを用いて復旧することを
    特徴とするデイスプレイ装置の画面復旧制御方
    法。
JP58114880A 1983-06-25 1983-06-25 デイスプレイ装置の画面復旧制御方法 Granted JPS606989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58114880A JPS606989A (ja) 1983-06-25 1983-06-25 デイスプレイ装置の画面復旧制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58114880A JPS606989A (ja) 1983-06-25 1983-06-25 デイスプレイ装置の画面復旧制御方法

Publications (2)

Publication Number Publication Date
JPS606989A JPS606989A (ja) 1985-01-14
JPS6365946B2 true JPS6365946B2 (ja) 1988-12-19

Family

ID=14648988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58114880A Granted JPS606989A (ja) 1983-06-25 1983-06-25 デイスプレイ装置の画面復旧制御方法

Country Status (1)

Country Link
JP (1) JPS606989A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958150B2 (ja) * 1991-04-26 1999-10-06 シャープ株式会社 情報処理装置

Also Published As

Publication number Publication date
JPS606989A (ja) 1985-01-14

Similar Documents

Publication Publication Date Title
US5778443A (en) Method and apparatus for conserving power and system resources in a computer system employing a virtual memory
US5435005A (en) Method and system for controlling resuming operation of an AC-driven computer system using an external memory
JP3970609B2 (ja) プロセッサシステム
JP2000215100A (ja) 省電力メモリ管理システム
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPS6365946B2 (ja)
JPH0789328B2 (ja) データ処理装置
JPH0728544A (ja) コンピュータシステム
JP2900364B2 (ja) 通信制御装置
JPS6363934B2 (ja)
JPH02139614A (ja) Ac駆動型パーソナルコンピュータ
JPS59227094A (ja) 電子計算機
JP2584528Y2 (ja) 情報処理装置
JPS6355094B2 (ja)
JP2004118412A (ja) 割込み管理装置、割込み管理方法、プログラム開発支援装置及びプログラム開発支援方法
JPH02245828A (ja) 実行中ジョブの凍結・再開装置
JPH1021148A (ja) 冗長システム
JPH0210436A (ja) セーブ処理方式
JPS60160466A (ja) 階層形シ−ケンス制御装置
JPH05151138A (ja) データ転送装置
JPH0362244A (ja) 半導体外部記憶装置におけるデータ保証制御方式
JPH0772874B2 (ja) 割込み受取り装置
JPH05342100A (ja) キャッシュメモリ一致制御方式
JPS62226213A (ja) 電源制御方式
JPS61255440A (ja) プログラム中断制御方式