JPS636687Y2 - - Google Patents

Description

【考案の詳細な説明】

(イ) 産業上の利用分野 本考案は位相検出回路に関し、特に三角関数波
信号の基準位相からの位相差の検出を行なう回路
に関する。 (ロ) 従来技術 正弦波等の所謂三角関数波信号の位相差の検出
を行なう回路は種々に提案されているが、斯る位
相検出回路で単に基準信号に対する位相差の大小
だけでなく、位相差そのものを直接検出するに
は、高度な関数演算回路等を必要とするため、回
路構成が非常に複雑となり安価に実現できなかつ
た。 (ハ) 考案の目的 本考案は上記の点に鑑みなされたものであり、
正弦波等の三角関数波信号の基準信号に対する位
相の一致、不一致の検出は勿論、位相差そのもの
を非常に簡単に検出できる位相検出回路を提供す
ることを目的とする。 (ニ) 考案の構成 本考案の位相検出回路は、三角関数波である基
準信号の１周期をＮ等分した各サンプリング時点
の振幅値に比例した容量値を有するＮ個のホール
ド用コンデンサを設け、前記基準信号と同一周波
数の三角関数波である被検出信号を前記各サンプ
リング時点でサンプリングして前記各コンデンサ
にそれぞれホールドせしめ、この各コンデンサに
蓄積された総電荷量を電圧値に変換して取り出す
ことにより前記被検出信号と基準信号間の位相差
を検出するようにしたものである。 (ホ) 実施例 第１図は本考案の位相検出回路の一実施例を示
しており、１は基準信号（一定位相の正弦波）の
入力端子、２はその基準信号の正方向のゼロクロ
ス時点を検出するゼロクロス点検出回路、３はそ
の検出時点から1/8Ｔ間隔（Ｔは上記基準信号の
周期）で８個のパルスを発生するタイミングパル
ス発生回路、４はその各パルスを順番に１個ずつ
振り分けて出力するサンプリングパルス導出回路
であり、その各パルスによつてそれぞれ導通する
MOSFET型のスイツチング素子S₀〜S₇が第１の
回路５を構成している。 一方、６は被検出信号（前記基準信号と同一周
波数の正弦波）の入力端子であり、この入力端子
は前記スイツチング素子のうちS₀〜S₃の入力電極
に直接接続され、S₄〜S₇の入力電極にはインバー
タ７を介して接続されている。そして、これら各
スイツチング素子S₀〜S₇の各出力電極にはそれぞ
れホールド用コンデンサC₀〜C₇が接続され、且
つ、この各コンデンサと出力端子８との間には第
２の回路９を構成するMOSFET型のスイツチン
グ素子S₀′〜S₇′が接続されている。 また、１０は前記端子６に入力さた被検出信号
の正の期間で論理１で負の期間では論理０となる
出力を発生する論理回路、１１はその出力をＤ入
力とし前記ゼロクロス点検出回路２の出力をＴ入
力とするＤフリツプ・フロツプであり、この両回
路によつて基準信号に対する被検出信号の位相差
αが０〜πの範囲にあるか、π〜2πの範囲にあ
るかを判別する判別回路１２を構成している。 ここで、前記コンデンサC₀〜C₇の各容量値は、
先の基準信号（第２図イ中に示す1/3Ｔ毎のサン
プリング点の各振幅の絶対値に比例する値（即
ち、Cn＝Ａ｜sin2nπ／８｜、Ａ：定数、ｎ＝０、 １、……、７）にそれぞれ選定され、例えばC₀
＝C₄＝O_PF、C₁＝C₃＝C₅＝C₇＝１／√２＝0.707PF、 C₂＝C₆＝1PFのように決められている。 斯る実施例に於いて、今、端子１に第２図イの
基準信号が入力され、端子６に同図ロの被検出信
号が入力されたとする。すると、ゼロクロス点検
出回路２が上記基準信号イのＰ点（Ｑ点でも同
様）を検出することにより、パルス発生回路３が
その検出時点から1/8Ｔ間隔のタイミングパルス
を発生し、この各パルスのタイミングでサンプリ
ングパルス導出回路４からサンプリングパルスが
出力される。従つて、被検出信号ロは、ホールド
用コンデンサC₀〜C₇の各容量値を設定した際の
各サンプリング時点に対応する各タイミングt₀〜
t₇でサンプリングされることになる。 しかも、その前半の各サンプリングタイミング
t₀〜t₃では、被検出信号ロが直接サンプリングさ
れ、後半の各サンプリングタイミングt₄〜t₇では
被検出信号がインバータ７で反転されてサンプリ
ングされる。従つて、被検出信号ロの振幅をＢと
すると、ホールド用コンデンサC₀〜C₃にそれぞ
れホールドされる電圧値はBsin（2nπ／８＋α）（ｎ ＝０〜３）となり、ホールド用コンデンサC₄〜
C₇にそれぞれホールドされる電圧は−Bsin（2nπ／８ ＋α）（ｎ＝４〜７）となる。 ここで、前記コンデンサC₀〜C₇の各容量値は
前述の如くそれぞれＡ｜sin（2nπ／８）｜（ｎ＝０、 １、……、７）であり、ｎ＝０〜３ではsin
（2nπ／８）≧０で、ｎ＝４〜７ではsin（2nπ／８）
≦０で あるから、この各コンデンサにそれぞれ蓄えられ
る電荷量Qnは、Ａ・Ｂ＝K₁（定数）として、 Qn＝K₁sin（2nπ／８）・sin（2nπ／８＋α） …… （但し、ｎ＝０、１、２、……、７） で表わされる。その際、上記式の値は正及び負
の値を採り得る点に注意すべきである。 したがつて、被検出信号ロの一周期に対する前
記コンデンサC₀〜C₇の充電（サンプリングホー
ルド）が終了したのちに、タイミングパルス発生
回路３からのゲート信号によつて第２回路９内の
スイツチング素子S′₀〜S′₇を一斉にオンさせる
と、出力端子８に現われる出力電圧V₀は、 となる。 ここで、上記式の分子をＦとすると、 となり、

【式】であ るから、結局、 となる。そして、 ₇ 〓ⁿ⁼⁰ Cn、₇ 〓ⁿ⁼⁰ （sin22nπ／８） はそれぞれ一定値であるから、結局、式は V₀＝K₂cosα（K₂：定数） …… で表わされる。 したがつて、上記式よりcosα＝１即ちα＝
０又はα＝πの時に出力電圧V₀が最大になるか
ら、この最大値に対する当該出力電圧の比をＲと
すると、cosα＝Ｒを関数演算回路等で解くこと
により、位相差αを簡単に求めることができる。
しかし、このまゝではcosα＝Ｒの解は０〜πの
範囲とπ〜2πの範囲に一つずつ存在するので次
のようにしている。即ち、判定回路１２の出力端
子１３の出力であるＤフリツプ・フロツプ１１の
Ｑ出力が“１”の時は第２図のように位相差αが
０〜πの範囲の場合であり、上記Ｑ出力が“０”
の時は位相差αがπ〜2πの場合であるから、こ
れを満足する上記二つの解の一方を選択すればよ
い訳である。 なお、ホールド用コンデンサC₀〜C₇は、基準
信号の負方向のゼロクロス時点から始まる１周期
内の各サンプリング時点の振幅に比例する容量値
にそれぞれ選定してもよく、その場合はゼロクロ
ス点検出回路２で負方向のゼロクロス時点を検出
するようにすればよい。 また、以上は１周期を８等分してサンプリング
した場合の実施例について説明したが、一般に１
周期をＮ等分（ＮはＮ≧３なる任意の整数）して
サンプリングを行なつても同様に実現でき、Ｎの
値を大きくするほど検出精度が向上する。 更に、位相差の検出範囲を０〜πの範囲に限定
すれば、判定回路１２を必要としないのは勿論で
ある。 (ヘ) 考案の効果 本考案の位相検出回路に依れば、サンプルホー
ルド回路を使用した簡単な回路構成で三角関数波
信号の基準信号に対する位相の一致、不一致及び
位相差の大小を検出でき、また、非常に簡単な関
数演算回路等と組合わせるだけで位相差そのもの
を極めて容易に検出できる。

【図面の簡単な説明】

第１図は本考案の位相検出回路の一実施例を示
す回路図、第２図はその動作説明波形図である。 １……基準信号入力端子、２……ゼロクロス点
検出回路、３……タイミングパルス発生回路、５
……第１の回路、C₀〜C₇……ホールド用コンデ
ンサ、６……被検出信号入力端子、９……第２の
回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 三角関数波である基準信号の１周期をＮ等分
   （ＮはＮ≧３なる自然数）した各サンプリング
   時点の振幅値に比例する容量値をそれぞれ有す
   るＮ個のホールド用コンデンサと、前記基準信
   号と同一周波数の三角関数波である被検出信号
   を前記各サンプリング時点でサンプリングして
   得た各振幅値を前記各コンデンサにそれぞれホ
   ールドせしめる第１の回路と、前記各コンデン
   サに蓄積された総電荷量に比例した出力電圧を
   取り出す第２の回路とからなり、この第２の回
   路の出力電圧により前記基準信号に対する被検
   出信号の位相差を検出するようにしてなる位相
   検出回路。 (2) 前記第１の回路は基準信号の所定のサンプリ
   ング時点を検出し、その時点及び以後１／ＮＴ毎 の各時点で前記被検出信号のサンプリングを行な
   うことを特徴とする登録請求の範囲第１項記載の
   位相検出回路。 (3) 前記所定のサンプリング時点は基準信号の一
   方向のゼロクロス時点であることを特徴とする
   登録請求の範囲第２項記載の位相検出回路。