JPS636689A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS636689A JPS636689A JP61151013A JP15101386A JPS636689A JP S636689 A JPS636689 A JP S636689A JP 61151013 A JP61151013 A JP 61151013A JP 15101386 A JP15101386 A JP 15101386A JP S636689 A JPS636689 A JP S636689A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- initialized
- determination
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、ＩＣカードに係わり、特にメモリが初期化
されているか否かを判定するための構成に関する。
されているか否かを判定するための構成に関する。
「従来の技術」
近年、カード状の部材にマイクロプロセッサやメモリ等
のＩＣチップを組込んだいわゆるＩＣカードが開発され
ている。このＩＣカードは、情報処理機能を有するとと
もに、情報記憶容量に優れているため、磁気カードに代
わるカードとして注目されている。
のＩＣチップを組込んだいわゆるＩＣカードが開発され
ている。このＩＣカードは、情報処理機能を有するとと
もに、情報記憶容量に優れているため、磁気カードに代
わるカードとして注目されている。
このようなＩＣカードにおいては、使用に先だって、内
蔵メモリの初期化がなされる。この初期化は、−般に、
情報処理端末からの開始指令に従って、上記マイクロプ
ロセッサによってなされる。
蔵メモリの初期化がなされる。この初期化は、−般に、
情報処理端末からの開始指令に従って、上記マイクロプ
ロセッサによってなされる。
ところで、上記メモリが既に初期化されているものであ
れば、初期化処理を実行しないようにする必要がある。
れば、初期化処理を実行しないようにする必要がある。
それは、再度初期化処理を実行することにより、既に格
納されているデータを破壊することになるからである。
納されているデータを破壊することになるからである。
このため、マイクロプロセッサが実行する初期化プログ
ラムは、−般に、初期化済みか否かを判定する判定プロ
グラムと一体に構成される。
ラムは、−般に、初期化済みか否かを判定する判定プロ
グラムと一体に構成される。
従来は、メモリ、上で選定された１つのアドレスに、所
定のデータが格納されているが否かを判定することによ
り、初期化済みか否かを判定するようになっていた。
定のデータが格納されているが否かを判定することによ
り、初期化済みか否かを判定するようになっていた。
しかし、このような従来の判定構成では、誤判定が生じ
やすいという問題があった。その原因としては、例えば
、ＩＣカードの製造時、超音波等の雑音により、メモリ
のデータが変化してしまうことが挙げられる。
やすいという問題があった。その原因としては、例えば
、ＩＣカードの製造時、超音波等の雑音により、メモリ
のデータが変化してしまうことが挙げられる。
「発明が解決しようという問題点」
この発明は上記の事情に対処すべくなされたもので、内
蔵メモリが初期化されているか否かを判定するに際し、
誤判定を極力低減することができるＩＣカードを提供す
ることを目的とする。
蔵メモリが初期化されているか否かを判定するに際し、
誤判定を極力低減することができるＩＣカードを提供す
ることを目的とする。
「問題点を解決するための手段」
上記目的を達成するためにこの発明は、予めメモリ上で
選定した複数のアドレスに初期化判定用のデータを記憶
しておき、判定に際し、上記判定用アドレスにおける上
記判定用データの格納具合を判定することにより、初期
化されているか否かを判定するようにしたものである。
選定した複数のアドレスに初期化判定用のデータを記憶
しておき、判定に際し、上記判定用アドレスにおける上
記判定用データの格納具合を判定することにより、初期
化されているか否かを判定するようにしたものである。
「作用」
上記構成によれば、雑音等によってメモリの格納データ
を変えられるような場合であっても、上記判定用アドレ
ス全てのデータが変わってしまう確立は極めて低い。し
たがって、判定用アドレスにおける判定用データの格納
具合が許容範囲内にあるか否かを判定することにより、
極力誤判定を低減することができる。
を変えられるような場合であっても、上記判定用アドレ
ス全てのデータが変わってしまう確立は極めて低い。し
たがって、判定用アドレスにおける判定用データの格納
具合が許容範囲内にあるか否かを判定することにより、
極力誤判定を低減することができる。
「実施例」
第１図は、一実施例の構成を説明するために示すＩＣカ
ードシステムのブロック図である。
ードシステムのブロック図である。
図において、１１はＩＣカードである。１２はこのＩＣ
カード１１をアクセスするための情報処理端末である。
カード１１をアクセスするための情報処理端末である。
上記ＩＣカード１１は、メモリ１１１とこれをアクセス
するだめのマイクロプロセッサ１１２を備える。
するだめのマイクロプロセッサ１１２を備える。
第２図は、初期化されたメモリ１１１に記憶されている
データを、メモリ１１１の記憶構成に従って示すもので
ある。なお、図では、データを１６進で示している。
データを、メモリ１１１の記憶構成に従って示すもので
ある。なお、図では、データを１６進で示している。
この実施例では、初期化に際して、メモリ１１１上の複
数のアドレスに初期化済みか否かの判定用のデータを書
込んでおくようになっている。
数のアドレスに初期化済みか否かの判定用のデータを書
込んでおくようになっている。
図中、「００」がこの初期化判定用のデータである。今
、図示のメモリ１１１が、例えば、６４にビットＥＥＰ
ＲＯＭとすると、詳細は後述するが、このメモリ１１１
は、初期化に際して６４バイトずつ１２８のブロックに
分割される。上記判定用データは、これら１２８の各ブ
ロックの先頭アドレスに書込まれる。
、図示のメモリ１１１が、例えば、６４にビットＥＥＰ
ＲＯＭとすると、詳細は後述するが、このメモリ１１１
は、初期化に際して６４バイトずつ１２８のブロックに
分割される。上記判定用データは、これら１２８の各ブ
ロックの先頭アドレスに書込まれる。
一方、メモリ１１が初期化されていないと、上記判定用
アドレスに［００］以外のデータ、例えば、ｒＦＦＪが
格納されている確立が極めて高い。
アドレスに［００］以外のデータ、例えば、ｒＦＦＪが
格納されている確立が極めて高い。
そこで、この実施例では、判定用アドレスのうち「ＯＯ
」以外のデータが格納されているアドレスが、予め定め
た数以上あるとき、初期化されていないと判定するよう
になっている。予め定めた数以上としたのは、雑音等の
偶発的要因により、データが変わる場合に対処するため
である。
」以外のデータが格納されているアドレスが、予め定め
た数以上あるとき、初期化されていないと判定するよう
になっている。予め定めた数以上としたのは、雑音等の
偶発的要因により、データが変わる場合に対処するため
である。
なお、各ブロックの最終アドレスに挿入されるデータｒ
ＳＵＭＪは、詳細は後述するが、各ブロックのサムチエ
ツクの値を示すデータで、やはり、初期化に際して挿入
されるものである。また、データｒＦＦＪは消去処理に
よって書込まれるデータである。
ＳＵＭＪは、詳細は後述するが、各ブロックのサムチエ
ツクの値を示すデータで、やはり、初期化に際して挿入
されるものである。また、データｒＦＦＪは消去処理に
よって書込まれるデータである。
第３図は上記判定処理を示すフローチャートである。図
に示される判定処理は、例えば、ＩＣカード１１のマイ
クロプロセッサ１１２によってなされる。マイクロプロ
セッサ１１２は、情報処理端末１２からの開始指令に従
って第３図のプログラムを実行する。まず、ステップＳ
１では、指定アドレスが０にセットされる。つまり、ブ
ロック１の先頭アドレスが指定される。また、ブロック
数をカウントする第１のカウンタおよびｒＱ ＱＪ以外
のデータが格納されているアドレスの数をカウントする
第２のカウンタがそれぞれクリアされる。次のステップ
Ｓ２では、ステップＳ１で指定されたアドレスからデー
タが読出される。次のステップＳ３では、読出したデー
タがｒｏｌｌか否かが判定され、ｒｏ ０Ｊならステッ
プＳ４に移る。
に示される判定処理は、例えば、ＩＣカード１１のマイ
クロプロセッサ１１２によってなされる。マイクロプロ
セッサ１１２は、情報処理端末１２からの開始指令に従
って第３図のプログラムを実行する。まず、ステップＳ
１では、指定アドレスが０にセットされる。つまり、ブ
ロック１の先頭アドレスが指定される。また、ブロック
数をカウントする第１のカウンタおよびｒＱ ＱＪ以外
のデータが格納されているアドレスの数をカウントする
第２のカウンタがそれぞれクリアされる。次のステップ
Ｓ２では、ステップＳ１で指定されたアドレスからデー
タが読出される。次のステップＳ３では、読出したデー
タがｒｏｌｌか否かが判定され、ｒｏ ０Ｊならステッ
プＳ４に移る。
ステップＳ４では、指定アドレスがブロック２の先頭ア
ドレスに切換えられる。次のステップＳ５では、第１の
カウンタのカウント値Ｎ１が１インクリメントされる。
ドレスに切換えられる。次のステップＳ５では、第１の
カウンタのカウント値Ｎ１が１インクリメントされる。
次のステップＳ６では、カウント値Ｎ１が１２８か否か
判定され、１２８でなければステップＳ２に戻って再び
同じ動作が繰返され、１２８なら判定処理を終了する。
判定され、１２８でなければステップＳ２に戻って再び
同じ動作が繰返され、１２８なら判定処理を終了する。
−方、先のステップＳ３で、データがｒｏ ０Ｊでない
との判定がなされたら、ステップＳ７に移り、第２のカ
ウンタのカウント値Ｎ２が１インクリメントされる。次
のステップＳ８では、カウント値Ｎ２が１０以上か否か
判定される。１０未満なら、上記ステップＳ４に移り、
判定処理を続行する。−方、１０以上なら初期化されて
いないものと判定し、ステップＳ９で初期化を行なって
判定処理を終了する。
との判定がなされたら、ステップＳ７に移り、第２のカ
ウンタのカウント値Ｎ２が１インクリメントされる。次
のステップＳ８では、カウント値Ｎ２が１０以上か否か
判定される。１０未満なら、上記ステップＳ４に移り、
判定処理を続行する。−方、１０以上なら初期化されて
いないものと判定し、ステップＳ９で初期化を行なって
判定処理を終了する。
なお、ステップＳ９で実行される初期化処理としては、
主要なものを揚げると、例えば次のようなものがある。
主要なものを揚げると、例えば次のようなものがある。
（１）メモリ１１内の全てのアドレスが消去されている
か否かを確め、消去されていなければ消去する。
か否かを確め、消去されていなければ消去する。
（２）メモリ１１１をアクセスしやすいようにするため
、メモリ空間を上記の如く、６４のブロックに分ける。
、メモリ空間を上記の如く、６４のブロックに分ける。
（３）データの信頼性を高めるために、各ブロック毎に
例えばサムチエツクをとり、その結果を各ブロックの最
終アドレスに書込む。
例えばサムチエツクをとり、その結果を各ブロックの最
終アドレスに書込む。
（４）ＩＣカードの機能に必要なステータスをセットす
る。
る。
以上詳述したようにこの実施例では、メモリ１１１上の
複数のアドレスのデータを観察することにより、初期化
済みか否かを判定しているので、誤った判定を極力低減
することができる。すなわち、雑音等の偶発的要因によ
って、データが変わっても、判定用の全アドレスのデー
タが変わってしまうことはほとんどないから、判定の基
準となるアドレス数（ｒｏ ０Ｊ以外のデータが格納さ
れているアドレス数）を適宜設定することにより、誤判
定を極力低減することができるわけである。
複数のアドレスのデータを観察することにより、初期化
済みか否かを判定しているので、誤った判定を極力低減
することができる。すなわち、雑音等の偶発的要因によ
って、データが変わっても、判定用の全アドレスのデー
タが変わってしまうことはほとんどないから、判定の基
準となるアドレス数（ｒｏ ０Ｊ以外のデータが格納さ
れているアドレス数）を適宜設定することにより、誤判
定を極力低減することができるわけである。
また、この実施例では、判定用のアドレスを所定の間隔
で並べたので、マイクロプロセッサ１１２がこの判定用
アドレスを記憶しておく必要がないという利点がある。
で並べたので、マイクロプロセッサ１１２がこの判定用
アドレスを記憶しておく必要がないという利点がある。
さらにこの実施例では、「００」以外のデータが格納さ
れているアドレスが所定数以上検出された時点で、すぐ
に初期化を実行するようにしているので、判定処理の高
速化が図られる。
れているアドレスが所定数以上検出された時点で、すぐ
に初期化を実行するようにしているので、判定処理の高
速化が図られる。
以上この発明の一実施例を詳細に説明したが、この発明
はこのような実施例に限定されものではなく、他にも種
々様々変形実施可能なことは勿論である。
はこのような実施例に限定されものではなく、他にも種
々様々変形実施可能なことは勿論である。
例えば、先の実施例では、判定用のアドレスを一定間隔
で配置する場合を説明したが、連続的に配置するように
してもよい。例えば、ブロック１゜２の１２８のアドレ
スを選定するようにしてもよい。また、このように所定
の配列規則に従って、選定する場合に限らず、ランダム
に選定するようにしてもよい。
で配置する場合を説明したが、連続的に配置するように
してもよい。例えば、ブロック１゜２の１２８のアドレ
スを選定するようにしてもよい。また、このように所定
の配列規則に従って、選定する場合に限らず、ランダム
に選定するようにしてもよい。
さらに、先の実施例では、ＩＣカード１１側で判定を行
なう場合を説明したが、情報処理端末１２側で行なうよ
うにしてもよいことは勿論である。
なう場合を説明したが、情報処理端末１２側で行なうよ
うにしてもよいことは勿論である。
さらに、また、先の実施例では、判定用データが初期化
処理されているメモリに書込まれている場合を設定した
が、初期化されていないメモリ１１１に書込むようにし
てもよいことは勿論である。この場合は、例えば、先の
実施例とは逆に、判定用データが所定数以上あるとき、
初期化されていないと判定することができる。
処理されているメモリに書込まれている場合を設定した
が、初期化されていないメモリ１１１に書込むようにし
てもよいことは勿論である。この場合は、例えば、先の
実施例とは逆に、判定用データが所定数以上あるとき、
初期化されていないと判定することができる。
「発明の効果」
以上述べたようにこの発明によれば、内蔵メモリが初期
化されているが否かを判定する際の誤判定を極力低減す
ることができるＩＣカードを提供することができる。
化されているが否かを判定する際の誤判定を極力低減す
ることができるＩＣカードを提供することができる。
第１図はこの発明の一実施例の構成を説明するためのブ
ロック図、第２図は一実施例のメモリに格納されるデー
タを説明するための図、第３図は一実施例の動作を、説
明するためのフローチャートである。 １１・・・ＩＣカード、１２・・・情報処理端末、１１
１・・・メモリ、１１２・・・マイクロプロセッサ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図
ロック図、第２図は一実施例のメモリに格納されるデー
タを説明するための図、第３図は一実施例の動作を、説
明するためのフローチャートである。 １１・・・ＩＣカード、１２・・・情報処理端末、１１
１・・・メモリ、１１２・・・マイクロプロセッサ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 複数のアドレスに初期化判定用のデータが格納されたメ
モリと、 上記複数のアドレスにおける上記判定用のデータの格納
具合から、該メモリが初期化されているか否かを判定す
る初期化判定手段とを具備したことを特徴とするＩＣカ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151013A JPS636689A (ja) | 1986-06-27 | 1986-06-27 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151013A JPS636689A (ja) | 1986-06-27 | 1986-06-27 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636689A true JPS636689A (ja) | 1988-01-12 |
Family
ID=15509389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151013A Pending JPS636689A (ja) | 1986-06-27 | 1986-06-27 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636689A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076842U (ja) * | 1993-06-18 | 1995-01-31 | 株式会社田村電機製作所 | メモリカード付端末装置 |
| JP2002024772A (ja) * | 2000-07-04 | 2002-01-25 | Dainippon Printing Co Ltd | Ｉｃカードの情報読み取り装置及びｉｃカードの状態表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562600A (en) * | 1978-11-02 | 1980-05-12 | Mitsubishi Electric Corp | Availability decision method of power failure security in volatile semiconductor memory |
-
1986
- 1986-06-27 JP JP61151013A patent/JPS636689A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562600A (en) * | 1978-11-02 | 1980-05-12 | Mitsubishi Electric Corp | Availability decision method of power failure security in volatile semiconductor memory |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076842U (ja) * | 1993-06-18 | 1995-01-31 | 株式会社田村電機製作所 | メモリカード付端末装置 |
| JP2002024772A (ja) * | 2000-07-04 | 2002-01-25 | Dainippon Printing Co Ltd | Ｉｃカードの情報読み取り装置及びｉｃカードの状態表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6484937B1 (en) | Method for storing data in a chip card rewritable memory | |
| US8661192B2 (en) | Refresh algorithm for memories | |
| KR0121800B1 (ko) | 메모리 카드장치 | |
| US5963970A (en) | Method and apparatus for tracking erase cycles utilizing active and inactive wear bar blocks having first and second count fields | |
| US8433844B2 (en) | Method for managing a memory device having multiple channels and multiple ways, and associated memory device and controller thereof | |
| US20100318760A1 (en) | Memory controller, nonvolatile storage device, and nonvolatile storage system | |
| US6572024B1 (en) | Memory array with address scrambling | |
| JP3122222B2 (ja) | メモリカード装置 | |
| EP4654033A1 (en) | Communication method, apparatus and system, and storage medium | |
| JP3771904B2 (ja) | 補助レジスタバンクを有するマイクロプロセッサ回路 | |
| CN108153486A (zh) | 嵌入式系统的工作参数保护方法以及相关设备 | |
| US5450366A (en) | IC memory card | |
| US6094732A (en) | Shared memory controller having an address error detector | |
| JPS636689A (ja) | Ｉｃカ−ド | |
| EP1246201A2 (en) | Semiconductor memory | |
| JPH08306192A (ja) | 不揮発性メモリ書き込み装置 | |
| JPH05274219A (ja) | 記憶装置 | |
| CN116136827A (zh) | 一种多口存储设备、读写方法、装置 | |
| JPH01197895A (ja) | 携帯可能電子装置のメモリ登録方式 | |
| JPH0435780B2 (ja) | ||
| CN114637626B (zh) | 减少eeprom数据读写出错的方法、装置、设备及可读存储介质 | |
| JPH06161675A (ja) | Ｉｃカード | |
| US20040215836A1 (en) | System and method to initialize registers with an EEPROM stored boot sequence | |
| JPH09134312A (ja) | フラッシュメモリ装置 | |
| JPS63200399A (ja) | デ−タ処理システム |