JPS6367389B2 - - Google Patents
Info
- Publication number
- JPS6367389B2 JPS6367389B2 JP58205661A JP20566183A JPS6367389B2 JP S6367389 B2 JPS6367389 B2 JP S6367389B2 JP 58205661 A JP58205661 A JP 58205661A JP 20566183 A JP20566183 A JP 20566183A JP S6367389 B2 JPS6367389 B2 JP S6367389B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- abbreviation
- character
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 52
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、データ通信ネツトワークにおいてデ
ータ伝送状態を観測するためのデータ観測装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a data observation device for observing data transmission status in a data communication network.
従来技術
データ通信ネツトワークにおけるシリアルデー
タを予め指定されたキヤラクタセツトによりキヤ
ラクタに変換して表示する装置は既に知られてい
る。しかし、陰極線管(CRT)の管面にデータ
のキヤラクタを単に表示しても、データ伝送内容
及び状態を容易且つ正確に判断することは困難で
ある。BACKGROUND OF THE INVENTION Devices for converting serial data in a data communication network into characters using a prespecified character set and displaying the characters are already known. However, even if the characters of data are simply displayed on the screen of a cathode ray tube (CRT), it is difficult to easily and accurately judge the content and status of data transmission.
発明の目的
そこで、本発明の目的は、データ通信における
データ伝送内容及び状態を容易に観測することが
可能なデータ観測装置を提供することにある。OBJECT OF THE INVENTION Therefore, an object of the present invention is to provide a data observation device that can easily observe data transmission contents and status in data communication.
発明の構成
上記目的を達成するための本発明は、データ通
信のデータ伝送路における一定量のデータを格納
するバツフアメモリと、前記バツフアメモリから
読み出されたデータに基づいて、前記データを転
送するためのデータフレームの制御部の内容を解
析し且つ前記制御部の内容に対応する略称表示用
データを形成し、この略称表示用データを後記の
表示装置の表示面の略半分の一方に対応するよう
に表示用メモリに書き込むと共に、前記略称表示
用データに対応するデータフレームの全内容に対
応するキヤラクタ表示用データを形成し、このキ
ヤラクタ表示用データを前記表示面の略半分の他
方に対応するように前記表示用メモリに書き込
み、表示制御に基づいて前記表示用メモリから前
記略称表示用データと前記キヤラクタ表示用デー
タとを発生する略称表示及びキヤラクタ表示用デ
ータ発生回路と、前記表示用メモリから読み出さ
れた信号に基づいて前記略称表示用データ及び前
記キヤラクタ表示用データに対応するキヤラクタ
信号を発生するキヤラクタ発生器と、前記キヤラ
クタ発生器の出力に応答して、前記表示面の略半
分の一方に少なくとも前記略称表示用データに対
応した略称を表示し、前記表示面の略半分の他方
に前記キヤラクタ表示用データに対応したキヤラ
クタを表示する表示装置とから成るデータ観測装
置に係わるものである。Structure of the Invention To achieve the above object, the present invention includes a buffer memory for storing a certain amount of data in a data transmission path for data communication, and a buffer memory for transferring the data based on the data read from the buffer memory. Analyze the contents of the control section of the data frame, form abbreviation display data corresponding to the contents of the control section, and make this abbreviation display data correspond to approximately one half of the display surface of the display device described later. At the same time as writing into the display memory, character display data corresponding to the entire contents of the data frame corresponding to the abbreviation display data is formed, and this character display data is written so as to correspond to the other approximately half of the display surface. an abbreviation display and character display data generation circuit that writes data into the display memory and generates the abbreviation display data and the character display data from the display memory based on display control; and a data generation circuit that reads data from the display memory. a character generator that generates a character signal corresponding to the abbreviation display data and the character display data based on the input signal; The present invention relates to a data observation device comprising a display device that displays at least an abbreviation corresponding to the abbreviation display data, and displays a character corresponding to the character display data on the other approximately half of the display surface.
発明の作用効果
上記発明によれば、表示面の略半分の一方にデ
ータフレームの制御部の内容に対応する略称が表
示され、表示面の略半分の他方(残りの部分)に
略称表示に対応したフレームの全データに対応す
るキヤラクタが表示される。従つて、略称とキヤ
ラクタとの両方によつてデータ伝送内容及び状態
を判断することが可能になり、データ伝送内容及
び状態の観測が容易になる。Effects of the Invention According to the above invention, an abbreviation corresponding to the content of the control section of the data frame is displayed on approximately one half of the display surface, and an abbreviation corresponding to the content of the control section of the data frame is displayed on the other half (remaining portion) of the display surface. Characters corresponding to all data of the selected frame are displayed. Therefore, it becomes possible to determine the data transmission content and status based on both the abbreviation and the character, and it becomes easy to observe the data transmission content and status.
実施例
次に、第1図〜第6図を参照して本発明の実施
例に係わるデータ通信ネツトワークのためのデー
タ観測装置について述べる。データ観測装置を示
す第1図において、1aは送信側データ入力ライ
ン、1bは受信側データ入力ラインである。2は
送信側のシリアル・パラレル変換器、3は受信側
のシリアル・パラレル変換器であり、ライン1
a,1bから得られるそれぞれのシリアル信号を
パラレル信号に変換する回路である。4はバツフ
アメモリであり、シリアル・パラレル変換器2,
3から得られる送信側データ及び受信側データの
一定量(例えば32kバイト)を格納し、パラレル
形式で出力するデータメモリ(キヤプチヤメモ
リ)である。Embodiment Next, a data observation device for a data communication network according to an embodiment of the present invention will be described with reference to FIGS. 1 to 6. In FIG. 1 showing the data observation device, 1a is a transmitting side data input line, and 1b is a receiving side data input line. 2 is a serial-to-parallel converter on the transmitting side, 3 is a serial-to-parallel converter on the receiving side, and line 1
This is a circuit that converts each serial signal obtained from a and 1b into a parallel signal. 4 is a buffer memory, and serial/parallel converter 2,
This is a data memory (capture memory) that stores a certain amount (for example, 32 kbytes) of transmitting side data and receiving side data obtained from No. 3, and outputs it in parallel format.
点線で囲んで示す略称表示及びキヤラクタ表示
用データ発生回路5は、解析略称表示用データ形
成回路6と、キヤラクタ表示用データ形成回路7
と、表示用メモリ8と、主制御回路9とを含み、
CRT表示制御に基づいて略称表示用データ及び
キヤラクタ表示用データとを発生するものであ
る。各部を更に詳しく説明すると、解析略称表示
用データ形成回路6は、JISのC6363−1978等で
決められているデータフレームの制御部の内容を
解析し、この内容に対応した略称を決定し、この
略称を表示するためのデータを表示用メモリ8に
書き込むものである。キヤラクタ表示用データ形
成回路7は、バツフアメモリ4から読み出された
データに基づいて、データフレームの全内容及び
データ回線状態をキヤラクタで表示するためのデ
ータを形成して表示用メモリ8に書き込むもので
ある。表示用メモリ8はCRT13の管面に対応
するアドレスを有し、キヤラクタ表示用データ及
び解析略称表示用データを記憶するものであり、
この実施例では、第2図に示す如く、第1、第
2、第3、及び第4のメモリ8a,8b,8c,
8dから成り、4画面(フレーム)分の記憶容量
を有する。なお、解析略称表示用データ形成回路
6、キヤラクタ表示用データ形成回路7及び主制
御回路9は、マイクロプロセツサ即ちマイクロコ
ンピユータで構成されている。 The abbreviation display and character display data generation circuit 5 shown surrounded by dotted lines includes an analysis abbreviation display data formation circuit 6 and a character display data formation circuit 7.
, a display memory 8, and a main control circuit 9,
Abbreviation display data and character display data are generated based on CRT display control. To explain each part in more detail, the analysis abbreviation display data forming circuit 6 analyzes the content of the control part of the data frame determined by JIS C6363-1978 etc., determines an abbreviation corresponding to this content, and Data for displaying an abbreviation is written into the display memory 8. The character display data forming circuit 7 forms data for displaying the entire contents of the data frame and the data line status in characters based on the data read out from the buffer memory 4, and writes it into the display memory 8. be. The display memory 8 has an address corresponding to the screen of the CRT 13, and stores character display data and analysis abbreviation display data.
In this embodiment, as shown in FIG. 2, first, second, third, and fourth memories 8a, 8b, 8c,
It consists of 8D and has a storage capacity for 4 screens (frames). The analysis abbreviation display data forming circuit 6, the character display data forming circuit 7, and the main control circuit 9 are each composed of a microprocessor, that is, a microcomputer.
キヤラクタ発生器10は、表示用メモリ8から
読み出された解析略称表示用データ及びキヤラク
タ表示用データに対応するキヤラクタ(文字、記
号)を表示するための信号をシリアル形式で出力
する公知の回路である。なお、表示用メモリ8の
読み出しアドレス指定は、表示制御回路11によ
つて行われる。 The character generator 10 is a known circuit that outputs a signal in serial format for displaying characters (characters, symbols) corresponding to the analysis abbreviation display data and character display data read from the display memory 8. be. Note that the read address designation of the display memory 8 is performed by the display control circuit 11.
表示装置12は、CRT13を含み、キヤラク
タ発生器10から供給されるキヤラクタ表示信号
に応答して管面上にキヤラクタをドツト形式で表
示する公知のCRTデイスプレイ装置である。 The display device 12 is a known CRT display device that includes a CRT 13 and displays characters in the form of dots on a screen in response to a character display signal supplied from the character generator 10.
次に、第2図〜第6図を参照して、第1図の装
置の動作を説明する。 Next, the operation of the apparatus shown in FIG. 1 will be explained with reference to FIGS. 2 to 6.
データ通信ネツトワークでは、第3図A又はB
に示すJISのC6363−1983等で決められた規格の
フレームによつてデータを伝送する。第3図Aに
示す情報を伝送するために情報部を有するフレー
ムは、フレームの開始を示すフラグシーケンス部
21と、8ビツトのアドレス部22と、8ビツト
の制御部23と、任意ビツトの情報部24と、16
ビツトのフレーム検査シーケンス部25と、フレ
ームの終結を示すフラグシーケンス部26とから
成る。第3図Bは情報部を持たない場合のフレー
ムを示し、第3図Aのフレームから情報部24を
除去したものに相当する。 In a data communications network, Figure 3 A or B
Data is transmitted using a standard frame determined by JIS C6363-1983, etc. shown in . A frame having an information section for transmitting information shown in FIG. 3A includes a flag sequence section 21 indicating the start of the frame, an 8-bit address section 22, an 8-bit control section 23, and arbitrary bit information Part 24 and 16
It consists of a bit frame check sequence section 25 and a flag sequence section 26 indicating the end of the frame. FIG. 3B shows a frame without an information section, and corresponds to the frame of FIG. 3A with the information section 24 removed.
第3図A,Bのフレームで示される送信側デー
タ及び受信側データは、バツフアメモリ4に書き
込まれる。バツフアメモリ4に書き込まれたデー
タは、主制御回路9によるアドレス指定に基づい
て読み出され、まず、解析略称表示用データ形成
回路6によつて第3図のフレームの制御部23の
内容を解析し、この解析結果に相当する略称を表
示するためのデータを表示用メモリ8に書き込
む。本実施例では、CRT13の3画面分の解析
略称表示データを第2図に示す第2、第3、及び
第4のメモリ8b,8c,8dに予め書き込む。
第4図はCRT13の1画面を示すものであり、
左側に送信側の解析略称表示31が示され、右側
に受信側の解析略称表示32が示されている。な
お、33,34はアドレス表示である。第4図〜
第6図の解析略称表示31のSABMは、非同期
平衡モードで動作するように指令することを意味
する略称即ちSet Asynchron ous Balanced
Modeの略称であり、JISのC6364−1978で決めら
れているものである。このSABMコマンドは第
3図Bのフレームの制御部23のビツトで構成さ
れている。従つて、解析略称表示用データ形成回
路6によつて、フレームの制御部23のビツトを
読み取り、これを解析すれば、SABMコマンド
であることが判明する。第1図の装置では、制御
部23の内容を解析して例えばSABMコマンド
であることを知り、更にSABMをCRT13に表
示するためのデータを形成し、表示用メモリ8に
書き込む。表示用メモリ8に対する書き込みは、
第4図〜第6図に示す送信側の略称(コマンド)
表示と受信側の略称(レスポンス)表示とに分割
した表示形態に対応させてなし、且つ第2図に示
す第2、第3、及び第4のメモリ8b,8c,8
dに連続的になす。 The transmitting side data and receiving side data shown in the frames of FIGS. 3A and 3B are written into the buffer memory 4. The data written in the buffer memory 4 is read based on the address specification by the main control circuit 9, and first, the content of the control section 23 of the frame shown in FIG. 3 is analyzed by the analysis abbreviation display data forming circuit 6. , data for displaying an abbreviation corresponding to this analysis result is written into the display memory 8. In this embodiment, analysis abbreviation display data for three screens of the CRT 13 is written in advance into second, third, and fourth memories 8b, 8c, and 8d shown in FIG.
Figure 4 shows one screen of CRT13.
An analysis abbreviation display 31 on the transmitting side is shown on the left, and an analysis abbreviation 32 on the receiving side is shown on the right. Note that 33 and 34 are address displays. Figure 4~
SABM in analysis abbreviation 31 in FIG. 6 is an abbreviation that means command to operate in asynchronous balanced mode, that is, Set Asynchronous ous Balanced
It is an abbreviation for Mode, and is determined by JIS C6364-1978. This SABM command is composed of bits of the control section 23 of the frame shown in FIG. 3B. Therefore, if the analysis abbreviation display data forming circuit 6 reads the bits of the control section 23 of the frame and analyzes them, it becomes clear that the command is an SABM command. In the apparatus shown in FIG. 1, the content of the control section 23 is analyzed to find out that it is an SABM command, for example, and data for displaying the SABM on the CRT 13 is formed and written into the display memory 8. Writing to display memory 8 is as follows:
Abbreviations (commands) of the sending side shown in Figures 4 to 6
The second, third, and fourth memories 8b, 8c, 8 shown in FIG.
d continuously.
送信側データと受信側データとの制御部23の
内容に対応する解析略称表示用データのメモリ8
b,8c,8dに対する書き込みが終了したら、
メモリ8b,8c,8dからCRT13に表示し
たい部分を読み出しアドレス指定に基づいて任意
に1画面分抽出し、この1画面分のデータを第1
のメモリ8aに転送する。メモリ8b,8c,8
dからのデータの抽出は、スクロール操作、即ち
抽出部分を上下に移動する操作をなし、この抽出
部分をCRT23で観測しつつ行うことが出来る。
メモリ8aに1画面分の解析略称表示用データが
転送されたら、CRT13の管面の半分の下半分
にほぼ相当するように書き込まれている解析略称
表示用データをメモリ8aから消去し、この部分
にキヤラクタ表示用データを書き込む。この際、
CRT13の管面の半分の上半分(一方)に表示
されている解析略称の最上行の右端と、管面の下
半分(他方)に表示されるキヤラクタの最上行の
左端とを同一フレームに対応させる。即ち、第1
図の主制御回路9によつて、第5図の解析略称表
示31の最上行のSABMの内容を含むフレーム
が書き込まれているバツフアメモリ4のアドレス
を検出し、このアドレスを先頭にして送信側デー
タ及び受信側データをバツフアメモリ4から順次
に読み出し、各データフレームの全内容及びデー
タ回線の状態に対応するキヤラクタを表示するた
めのデータを形成し、メモリ8aの下半分に書き
込む。 Memory 8 for analysis abbreviation display data corresponding to the contents of the control unit 23 for transmitting side data and receiving side data
After writing to b, 8c, and 8d is completed,
Read out the part you want to display on the CRT 13 from the memories 8b, 8c, and 8d, arbitrarily extract one screen worth of data based on the address specification, and transfer this one screen worth of data to the first screen.
The data is transferred to the memory 8a. Memory 8b, 8c, 8
Data can be extracted from d by a scroll operation, that is, by moving the extracted portion up and down, and while observing this extracted portion on the CRT 23.
Once one screen worth of analysis abbreviation display data has been transferred to the memory 8a, the analysis abbreviation display data that has been written to approximately correspond to the lower half of the screen of the CRT 13 is erased from the memory 8a, and this part Write character display data to. On this occasion,
The right end of the top row of analysis abbreviations displayed on the upper half of the CRT13 screen (one side) and the left end of the top row of characters displayed on the bottom half of the screen (the other side) are in the same frame. let That is, the first
The main control circuit 9 shown in the figure detects the address of the buffer memory 4 where the frame containing the contents of SABM in the top row of the analysis abbreviation display 31 shown in FIG. and the receiving side data are sequentially read out from the buffer memory 4, forming data for displaying the entire contents of each data frame and characters corresponding to the state of the data line, and writing the data into the lower half of the memory 8a.
第5図及び第6図において、35はフレームの
全内容及びデータ回線の状態に対応する送信側の
キヤラクタ表示であり、36は受信側のキヤラク
タ表示である。更に詳しく説明すると、第5図の
下半分のキヤラクタ表示における菱形記号はフラ
グを示し、送信側のキヤラクタ表示35を示す最
上行の最初の013Fk は第5図の上半分の最上行
のSABMで示す解析略称表示31と同一フレー
ムの内容を示す。即ち、013Fk の中の01は第3
図Bのフレームのアドレス部22の内容を示し、
3Fは制御部23の内容を16進数で示し、SABM
を意味し、k はフレーム検査シーケンス部25
の内容即ちCRCチエツクのビツトが16進数4B5F
であることを示す。第5図の送信側キヤラクタ表
示35の最上行の2番目の013Fk は第5図の左
側の第2行のSABMに相当するフレームの内容
を示す。第5図の下半分のキヤラクタ表示の第3
行目の最初の013Fk は第5図の上半分左側の第
3行目のSABMと同一のフレームの内容を示し、
下半分の第3行の0153SHvは上半分左側の第4
行のDISCのフレームの内容を示す、第5図下半
分の第2行目の0173EXwは、上半分右側の第1
行の73で示す解析略称表示32と同一フレームの
内容を示し、下半分第2行目の011Fi は上半分
右側の第2行の解析略称表示と同一のフレームの
内容を示す。なお、第5図の下半分の記号はFF
はフラグでなく、データ回線の状態が高レベルで
あることを示す。 In FIGS. 5 and 6, 35 is a character display on the transmitting side corresponding to the entire contents of the frame and the state of the data line, and 36 is a character display on the receiving side. To explain in more detail, the diamond symbol in the character display in the lower half of FIG. indicates the contents of the same frame as the analysis abbreviation display 31 indicated by SABM in the top row of the upper half of FIG. That is, 013Fk 01 in is the 3rd
The contents of the address part 22 of the frame in Figure B are shown,
3F shows the contents of the control unit 23 in hexadecimal, and SABM
means k is the frame inspection sequence section 25
That is, the bits of the CRC check are hexadecimal 4B5F.
. The second 013Fk on the top line of the transmitter character display 35 in Figure 5 indicates the content of the frame corresponding to the SABM in the second row on the left side of FIG. The third character display in the lower half of Figure 5
First 013Fk in row indicates the contents of the same frame as the SABM in the third row on the left side of the upper half of Figure 5,
0153SHv in the 3rd row of the bottom half is the 4th row on the left side of the top half
0173EXw on the second line in the bottom half of Figure 5, which shows the content of the DISC frame in the row, is the first line on the right side of the top half.
Shows the contents of the same frame as the analysis abbreviation display 32 shown in line 73, and 011Fi in the second line of the lower half indicates the contents of the same frame as the analysis abbreviation display in the second row on the right side of the upper half. The symbol in the lower half of Figure 5 is FF
is not a flag and indicates that the data line status is high.
この装置では、メモリ8b,8c,8dに3画
面分の解析略称表示用データが予め書き込まれて
いるので、3画面分に渡つて画面をスクロール即
ち上下動することが出来る。第1図の主制御回路
9による制御で解析略称表示の新しい表示箇所を
抽出し、これをメモリ8aに転送すれば、新しい
解析略称表示の最上行に対応するデータを頭にし
てバツフアメモリ4からデータが順次に読み出さ
れ、フレームの内容及びデータ回線の状態に対応
するキヤラクタ表示用データがマイクロプロセツ
サにより形成され、メモリ8aの下半分に書き込
まれる。第6図は第5図の表示を1行だけスクロ
ールした状態を示し、第6図の上半分左側の第1
行は第5図の上半分左側の第2行に対応し、第6
図の下半分のキヤラクタ表示は第5図の下半分の
キヤラクタ表示の第2行の0173EXwを第6図の
第2行目の先頭に対応させたような送受キヤラク
タ表示である。 In this device, data for displaying analysis abbreviations for three screens is written in advance in the memories 8b, 8c, and 8d, so that the screen can be scrolled, that is, moved up and down over the three screens. If a new display location of the analysis abbreviation display is extracted under the control of the main control circuit 9 in FIG. are sequentially read out, character display data corresponding to the contents of the frame and the state of the data line are formed by the microprocessor and written into the lower half of the memory 8a. Figure 6 shows the display in Figure 5 scrolled by one line.
The row corresponds to the second row on the left side of the upper half of Figure 5, and the sixth row
The character display in the lower half of the figure is a sending/receiving character display in which 0173EXw in the second line of the lower half character display in FIG. 5 corresponds to the beginning of the second line in FIG.
上述から明らかな如く本実施例は次の利点を有
する。 As is clear from the above, this embodiment has the following advantages.
(A) CRT13の管面の下半分にフレームの全内
容及びデータ回線の状態を示すキヤラクタ表示
がなされ、管面の上半分にキヤラクタ表示のフ
レームの制御部23の内容の解析略称表示がな
されるので、データ伝送内容及び状態のチエツ
クを容易に行うことが出来る。(A) A character display indicating the entire contents of the frame and the status of the data line is displayed on the lower half of the screen of the CRT 13, and an analysis abbreviation of the content of the control unit 23 of the frame in the character display is displayed on the upper half of the screen. Therefore, the content and status of data transmission can be easily checked.
(B) 表示用メモリ8の記憶容量を1画面以上とな
し、スクロール可能に構成したので、データ伝
送内容及び状態のチエツクが容易になる。(B) Since the display memory 8 has a storage capacity of one screen or more and is configured to be scrollable, it is easy to check the data transmission contents and status.
(C) 管面下半分のキヤラクタ表示の頭と、管面上
半分の解析略称表示の頭とが対応するように表
示されるので、相互の関係を容易に判断するこ
とが出来る。(C) The head of the character display on the lower half of the screen is displayed so as to correspond to the head of the analysis abbreviation display on the upper half of the screen, so the mutual relationship can be easily determined.
(D) 送信側データと受信側データとを分離して表
示するので、データのチエツクを容易に行うこ
とが出来る。(D) Data on the sending side and data on the receiving side are displayed separately, making it easy to check the data.
(E) 表示用メモリ8b,8c,8dに、解析略称
表示用データを予め複数画面(3画面)分書き
込んでおき、これをスクロールして表示するこ
とが出来るように構成されているので、チエツ
クしたい箇所を容易に捜すことが可能になる。(E) Data for displaying analysis abbreviations is written in advance in the display memories 8b, 8c, and 8d for multiple screens (3 screens), and this is configured so that it can be scrolled and displayed. You can easily search for the desired location.
(F) 略称表示及びキヤラクタ表示用データ発生回
路5の一部をマイクロプロセツサで構成するの
で、構成を簡略化することが出来る。(F) Since a part of the data generation circuit 5 for abbreviation display and character display is constituted by a microprocessor, the configuration can be simplified.
変形例
本発明は上述の実施例に限定されるものではな
く、例えば、次の変形例が可能なものである。Modifications The present invention is not limited to the embodiments described above, and, for example, the following modifications are possible.
(a) 第7図に示す如く、送信側解析回路41と、
受信側解析回路42と、変換回路43と、表示
用メモリ8とで、略称表示及びキヤラクタ表示
用データ発生回路5を構成してもよい。この場
合には、制御部23のデータを解析回路41,
42で解析し、この解析結果に対応する略称表
示データを変換回路43で形成し、メモリ8に
書き込む。また、バツフアメモリ4から読み出
したデータを変換回路43によつてキヤラクタ
表示用データに変換してメモリ8に書き込む。
なお、この場合も、解析回路41,42、及び
変換回路43をマイクロプロセツサで構成す
る。(a) As shown in FIG. 7, a transmitting side analysis circuit 41,
The receiving side analysis circuit 42, the conversion circuit 43, and the display memory 8 may constitute the abbreviation display and character display data generation circuit 5. In this case, the data of the control unit 23 is transferred to the analysis circuit 41,
The conversion circuit 43 generates abbreviation display data corresponding to the analysis result and writes it into the memory 8. Further, the data read from the buffer memory 4 is converted into character display data by the conversion circuit 43 and written into the memory 8.
In this case as well, the analysis circuits 41 and 42 and the conversion circuit 43 are constructed from microprocessors.
(b) 第1図及び第7図では、略称表示及びキヤラ
クタ表示用データ発生回路5が、機能的に分割
された回路から成るが、単一のマイクロプロセ
ツサによつて構成し、時分割でキヤラクタ表示
用データと略称表示用データとを得るように構
成してもよい。即ち、第1図のキヤラクタ表示
用データ形成回路7と解析略称表示用データ形
成回路6とを共通のマイクロプロセツサで構成
し、プログラムに従つて順次に必要な表示用デ
ータを形成してもよい。同様に、第7図の解析
回路41,42と変換回路43とを共通のマイ
クロプロセツサで構成してもよい。(b) In FIGS. 1 and 7, the abbreviation display and character display data generation circuit 5 is composed of functionally divided circuits, but it is composed of a single microprocessor and is time-divisionally divided. It may be configured to obtain character display data and abbreviation display data. That is, the character display data forming circuit 7 and the analysis abbreviation display data forming circuit 6 shown in FIG. 1 may be configured with a common microprocessor, and the necessary display data may be sequentially formed according to a program. . Similarly, the analysis circuits 41 and 42 and the conversion circuit 43 shown in FIG. 7 may be constructed using a common microprocessor.
(C) 表示用メモリ8を表示データの記憶のみに使
用せず、キヤラクタ表示用データ、及び解析略
称表示データの形成に利用してもよい。(C) The display memory 8 may be used not only to store display data, but also to form character display data and analysis abbreviation display data.
(D) キヤラクタ表示を“0”と“1”とから成る
2進表示としてもよい。(D) The character display may be a binary display consisting of "0" and "1".
(E) 表示用メモリ8にキヤラクタ表示用データを
先に書き込み、後から解析略称表示用データを
書き込むようにしてもよい。(E) Character display data may be written in the display memory 8 first, and analysis abbreviation display data may be written later.
(F) 表示装置12をCRT表示装置とせずに、液
晶表示装置等の別の表示装置としてもよい。(F) The display device 12 may not be a CRT display device, but may be another display device such as a liquid crystal display device.
第1図は本発明の実施例に係わるデータ観測装
置を示すブロツク図、第2図は第1の表示用メモ
リを示すブロツク図、第3図A,Bはデータのフ
レーム構成を示すフレーム構成図、第4図は第1
図のCRTにおける表示を示す正面図、第5図は
第1図のCRTにおける本発明に基づく表示を示
す正面図、第6図は第5図の表示をスクロールし
た状態を示す正面図、第7図は変形例のキヤラク
タ表示及び解析略称表示用データ発生回路5を示
すブロツク図である。
4…バツフアメモリ、5…略称表示及びキヤラ
クタ表示用データ発生回路、6…解析略称表示デ
ータ形成回路、7…キヤラクタ表示用データ形成
回路、8…表示用メモリ、9…主制御回路、10
…キヤラクタ発生器、11…表示制御回路、12
…表示装置、31,32…解析略称表示、35,
36…キヤラクタ表示。
FIG. 1 is a block diagram showing a data observation device according to an embodiment of the present invention, FIG. 2 is a block diagram showing a first display memory, and FIGS. 3 A and B are frame configuration diagrams showing a data frame configuration. , Figure 4 is the first
5 is a front view showing the display based on the present invention on the CRT shown in FIG. 1, FIG. 6 is a front view showing the display in FIG. 5 scrolled, and FIG. The figure is a block diagram showing a data generating circuit 5 for character display and analysis abbreviation display according to a modified example. 4... Buffer memory, 5... Abbreviation display and character display data generation circuit, 6... Analysis abbreviation display data formation circuit, 7... Character display data formation circuit, 8... Display memory, 9... Main control circuit, 10
...Character generator, 11...Display control circuit, 12
...Display device, 31, 32...Analysis abbreviation display, 35,
36...Character display.
Claims (1)
データを格納するバツフアメモリと、 前記バツフアメモリから読み出されたデータに
基づいて、前記データを転送するためのデータフ
レームの制御部の内容を解析し且つ前記制御部の
内容に対応する略称表示用データを形成し、この
略称表示用データを後記の表示装置の表示面の略
半分の一方に対応するように表示用メモリに書き
込むと共に、前記略称表示用データに対応するデ
ータフレームの全内容に対応するキヤラクタ表示
用データを形成し、このキヤラクタ表示用データ
を前記表示面の略半分の他方に対応するように前
記表示用メモリに書き込み、表示制御に基づいて
前記表示用メモリから前記略称表示用データと前
記キヤラクタ表示用データとを発生する略称表示
及びキヤラクタ表示用データ発生回路と、 前記表示用メモリから読み出された信号に基づ
いて前記略称表示用データ及び前記キヤラクタ表
示用データに対応するキヤラクタ信号を発生する
キヤラクタ発生器と、 前記キヤラクタ発生器の出力に応答して、前記
表示面の略半分の一方に少なくとも前記略称表示
用データに対応した略称を表示し、前記表示面の
略半分の他方に前記キヤラクタ表示用データに対
応したキヤラクタを表示する表示装置と から成るデータ観測装置。[Scope of Claims] 1. Contents of a buffer memory that stores a certain amount of data in a data transmission path for data communication, and a data frame control unit that transfers the data based on the data read from the buffer memory. and forming abbreviation display data corresponding to the content of the control unit, and writing this abbreviation display data into a display memory so as to correspond to approximately one half of the display surface of the display device described later, forming character display data corresponding to the entire contents of the data frame corresponding to the abbreviation display data, and writing this character display data into the display memory so as to correspond to the other approximately half of the display surface; an abbreviation display and character display data generation circuit that generates the abbreviation display data and the character display data from the display memory based on display control; a character generator that generates character signals corresponding to abbreviation display data and the character display data; and a character generator that generates at least the abbreviation display data on approximately one half of the display surface in response to the output of the character generator. A data observation device comprising a display device that displays a corresponding abbreviation and displays a character corresponding to the character display data on the other approximately half of the display surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205661A JPS6096943A (en) | 1983-10-31 | 1983-10-31 | Data observation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205661A JPS6096943A (en) | 1983-10-31 | 1983-10-31 | Data observation device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6096943A JPS6096943A (en) | 1985-05-30 |
| JPS6367389B2 true JPS6367389B2 (en) | 1988-12-26 |
Family
ID=16510588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205661A Granted JPS6096943A (en) | 1983-10-31 | 1983-10-31 | Data observation device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6096943A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02107584U (en) * | 1989-02-15 | 1990-08-27 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016001825A (en) * | 2014-06-12 | 2016-01-07 | 三菱電機株式会社 | Communication test device and verification operation support method |
-
1983
- 1983-10-31 JP JP58205661A patent/JPS6096943A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02107584U (en) * | 1989-02-15 | 1990-08-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6096943A (en) | 1985-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| US4308532A (en) | Raster display apparatus | |
| JPS6367389B2 (en) | ||
| JPS6073575A (en) | Data display | |
| JPS6329289B2 (en) | ||
| JPH0683437B2 (en) | Teletext receiver | |
| JPS59206881A (en) | Display unit | |
| JPH0230024B2 (en) | MONITAHYOJIHOSHIKI | |
| JPS6040033B2 (en) | cathode ray tube display | |
| JPS632117B2 (en) | ||
| JPS6048080A (en) | Image display system | |
| JPS58114663A (en) | Transmitting system of existing pattern for handwritten communication | |
| JPS63148324A (en) | Data conversion mechanism for display device | |
| JPH0424699Y2 (en) | ||
| JPH0126073B2 (en) | ||
| JPS5995589A (en) | Crt display | |
| JPS5952432B2 (en) | Display control method | |
| JPS63189083A (en) | teletext receiver | |
| JPS5819943A (en) | Time series information classification display device | |
| JPS6057373A (en) | Memory signal pattern rotation system | |
| JPS6278589A (en) | Driving device for display unit | |
| JPH01170185A (en) | Display control method for communication terminal equipment | |
| JPS6140110B2 (en) | ||
| JPS6198390A (en) | LCD drive device | |
| JPS6367390B2 (en) |