JPS6367396B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、テレビジヨン受像機における映像
中間周波増幅信号の検波を行なう擬似同期検波回
路に関する。

従来、テレビジヨン受像機における上記擬似同
期検波回路として、第１図に示すような回路が用
いられている。

この回路の主要部は、差動トランジスタQ₁，
Q₂のコレクタに、差動スイツチングトランジス
タQ₅，Q₆及びQ₇，Q₈をカスケード接続して構成
された平衡差動型の掛算回路と、差動増幅トラン
ジスタQ₃，Q₄の負荷回路にタンク回路Ｌ，Ｃを
設けてキヤリア信号を取り出す同調増幅回路と、
この同調増幅回路の出力に設けられ、トランジス
タQ₉，Q₁₀で構成されたエミツタフオロワ回路と
を具備し、上記差動増幅トランジスタQ₁，Q₃及
びQ₂，Q₄のベースに接続される回路端子T₁，T₂
に映像中間周波増幅出力信号V_INを印加し、上記
同調増幅回路で取り出したキヤリア信号を上記エ
ミツタフオロワ回路を介して所定の差動スイツチ
ングトランジスタQ₅〜Q₈のベースに入力するも
のとして、上記差動スイツチングトランジスタ
Q₅〜Q₈の対応するコレクタに接続された回路端
子T₃，T₄から複合映像信号を得るものである。

上記同調増幅回路の出力に設けられたエミツタ
フオロワ回路は、タンク回路の選択度を高く保つ
ためのものであるが、このエミツタフオロワ回路
の付加により、掛算回路におけるスイツチング信
号としてのキヤリア信号が映像中間周波増幅信号
に対して位相遅れを生じるものとなる。そこで、
この位相補償のために、上記映像中間周波信号の
増幅を行なう増幅トランジスタQ₁，Q₂のベース
に抵抗R₁，R₂を挿入するものであつた。

しかし、エミツタフオロワ回路を構成するトラ
ンジスタQ₉，Q₁₀のベース抵抗r_bb及びトランジシ
ヨン周波数_Tのバラツキにより、エミツタフオロ
ワ回路における遅延時間にバラツキが生じるた
め、上記位相補償回路では十分な位相補償を行な
うことができない。特に、モノリシツク半導体集
積回路にあつては、抵抗R₁，R₂のバラツキも大
きいこと、及び抵抗R₁，R₂のバラツキと上記エ
ミツタフオロワ回路における遅延時間のバラツキ
が無関係に生じるため、十分な位相合せが期待で
きない。

この発明の目的とするところは、掛算回路にお
ける両入力信号の位相ずれを軽減した擬似同期検
波回路を提供するためになされた。

この発明は、同調増幅回路の出力に設けられた
エミツタフオロワと同様なエミツタフオロワ回路
を掛算回路を構成する増幅回路の入力に設けるよ
うにするものである。

以下、この発明の実施例とともに詳細に説明す
る。

第２図は、この発明の基本的一実施例を示す回
路図である。

この回路の主要部は、平衡差動型の掛算回路と
同調増幅回路とにより構成されるものである。

上記平衡差動型の掛算回路は、エミツタ抵抗
R₃，R₄を介して共通接続された差動増幅トラン
ジスタQ₁，Q₂と、上記エミツタ抵抗R₃，R₄の接
続点と接地電位端子OVとの間に設けられた定電
流回路I₀₁と、上記増幅トランジスタQ₁，Q₂のコ
レクタにエミツタが共通にそれぞれ接続された差
動スイツチングトランジスタQ₅，Q₆及びQ₇，Q₈
と、上記差動スイツチングトランジスタQ₅，Q₈
及びQ₆，Q₇の共通接続されたコレクタにそれぞ
れ設けられた負荷抵抗R₉，R₁₀とを具備し、上記
差動スイツチングトランジスタQ₅，Q₇及びQ₆，
Q₈のベースをそれぞれ共通接続するものである。

同調増幅回路は、共通エミツタ端子と接地電位
端子OVとの間に定電流回路I₀₂が設けられた差動
増幅トランジスタQ₃，Q₄と、この差動増幅トラ
ンジスタQ₃，Q₄のコレクタにそれぞれ設けられ
たコレクタ抵抗R₅，R₆と、端子P₁，P₂を介して
上記トランジスタQ₃，Q₄のコレクタ間に設けら
れ、コイルＬとコンデンサＣとで構成されたタン
ク回路とにより構成されるものである。

上記同調増幅回路を構成する差動増幅トランジ
スタQ₃，Q₄のベースは、回路端子T₁，T₂にそれ
ぞれ接続され、映像中間周波増幅出力信号V_INが
入力され、この映像中間周波数信号中に含まれる
キヤリア信号（例えば、58.75MHz）を取り出す
ものである。

上記同調増幅回路の出力側にそれぞれ設けら
れ、トランジスタQ₉，Q₁₀と抵抗R₇，R₈とで構成
されたエミツタフオロワ回路は、インピーダンス
変換のためのものであり、タンク回路からみたイ
ンピーダンスを高くすることにより、タンク回路
の選択度を高く保ちつつ、検波動作に必要なキヤ
リア信号に同期したスイツチング信号を出力する
ものである。そして、上記エミツタフオロワ回路
を通して得られたスイツチング信号は、上記掛算
回路を構成する差動スイツチングトランジスタ
Q₅，Q₇及びQ₆，Q₈のベースに印加するものであ
る。

上記掛算回路を構成する差動増幅トランジスタ
Q₁，Q₂の入力側には、前記位相補償のために上
記回路端子T₁，T₂にベースがそれぞれ接続され
たトランジスタQ₁₁，Q₁₂と、エミツタ負荷抵抗
R₁₁，R₁₂とでそれぞれ構成されたエミツタフオ
ロワ回路を設けるものである。

このエミツタフオロワ回路Q₁₁，R₁₁及びQ₁₂，
R₁₂は、上記同調検波回路の出力側に設けられた
エミツタフオロワ回路Q₉，R₇及びQ₁₀，R₈と同様
なトランジスタ、抵抗を用いて構成して、差動ス
イツチングトランジスタQ₅〜Q₈でスイツチング
される映像中間周波信号中のキヤリア信号と、同
調増幅回路で取り出したスイツチング信号として
のキヤリア信号との位相ずれを補償するものであ
る。

以上説明した実施例回路によれば、掛算動作を
行なうスイツチング回路に入力される両信号は、
それぞれ増幅トランジスタとエミツタフオロワ回
路を通して形成されるものであるので、両信号は
同様に位相遅れが生じて、相対的な位相ずれを確
実に補償することができる。

特に、上記各トランジスタ、抵抗等を同一のモ
ノリシツク半導体集積回路に構成した場合、トラ
ンジスタのベース抵抗、トランジヨン周波数_Tの
バラツキが同様に生じるため、上記バラツキが相
殺されることとなり、位相ずれを大幅に軽減した
擬似同期検波回路が得られる。

この発明は、前記実施例に限定されず、例えば
第８図に示すように、前記エミツタフオロワ回路
を構成するトランジスタQ₉，Q₁₀及びQ₁₁，Q₁₂の
ベースには、ベース抵抗R₁₃，R₁₄及びR₁₅，R₁₆
をそれぞれ設けるもの、差動スイツチングトラン
ジスタQ₅〜Q₈のダイナミツクレンジの拡大を図
るため、同調増幅回路のコレクタ抵抗R₅，R₆と
電源電圧V_CCが印加された回路端子T₄との間にト
ランジスタQ₁₃を設けて、このトランジスタQ₁₃
のベースに接続された回路端子T₆に電源電圧V_CC
より低い所定の電圧V₁を印加するものとして、
同調増幅回路における出力直流レベルをレベルシ
フトするもの、同調増幅回路の利得を一定に保つ
ため、上記増幅トランジスタQ₃，Q₄のコレクタ
にカスケード接続されたトランジスタQ₁₄，Q₁₅
を設け、このトランジスタQ₁₄，Q₁₅のベースに
共通に接続された回路端子T₇に一定の電圧V₂を
印加するもの、さらに、同調増幅回路の出力側に
設けられたエミツタフオロワ回路を構成する負荷
抵抗R₇，R₈を共通に設けられた定電流回路I₀₃に
接続するもの等の種々の変形を行なうものであつ
てもよい。

また、検波効率を高めるために平衡差動型の掛
算回路を用いるものであつたが、トランジスタ
Q₁，Q₅，Q₆等一方の掛算回路を用いる本平衡型
の掛算回路を用いるものであつてもよい。

【図面の簡単な説明】

第１図は、従来用いられていた擬似同期検波回
路の一例を示す回路図、第２図は、この発明の基
本的一実施例を示す回路図、第３図は、この発明
の他の一実施例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 映像中間周波増幅出力信号が入力に印加さ
   れ、キヤリア信号を取り出す同調増幅回路と、上
   記同調増幅回路の出力が入力に印加された第１の
   エミツタフオロワ回路と、上記映像中間周波増幅
   出力信号が入力に印加され、上記第１のエミツタ
   フオロワ回路の位相ずれと実質的に等しい位相ず
   れを生じさせるために、上記第１のエミツタフオ
   ロワ回路とその構成を同一にした第２のエミツタ
   フオロワ回路と、上記第１、２エミツタフオロワ
   回路の出力が入力に印加された掛算回路とを具備
   し、さらに上記同調増幅回路はその入力と出力と
   の位相が互いに逆位相の関係にあることを特徴と
   する擬似同期検波回路。 ２ 上記同調増幅回路、第１、２のエミツタフオ
   ロワ回路及び掛算回路は同一のモノリシツク半導
   体集積回路で構成されるとともに、上記同調増幅
   回路は差動型増幅回路、上記掛算回路は平衡差動
   型増幅回路にて構成されていることを特徴とする
   特許請求の範囲第１項記載の擬似同期検波回路。