JPS6369295A

JPS6369295A - 配線基板

Info

Publication number: JPS6369295A
Application number: JP61213448A
Authority: JP
Inventors: 和彦野沢
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1986-09-10
Filing date: 1986-09-10
Publication date: 1988-03-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕配線基板であって、回路部品を実装できる絶縁基板内で
、複数の導体が互いに絶縁され且つ多層に形成されてお
り、そのうち少なくとも２つの導体の間に電気回路とし
て必要な回路素子を一体的に形成することにより、基板
での実装密度を上げることができ且つ電気回路の高速動
作が可能となる。

〔産業上の利用分野〕

本発明は配線基板に関し、例えば、ＩＣ等の電子回路部
品を実装し、該電子回路部品を高周波で動作させる場合
に適した配線基板に関するものである。

〔従来の技術〕

従来から、各種の電子装置に用いられている配線基板上
には、常に一定の目的のため所定位置に接続すべき抵抗
器、コンデンサ等の電子回路部品が実装されている。

例えば、回路基板に実装された電子回路部品によって形
成される電気回路が、超高速パルスに応動するようにし
たものであれば、高周波で動作可能とすべき電子回路部
品が該回路基板上で必要となる。かような回路部品とし
ては、超高速パルス等による高周波信号を効率よく伝送
するために必要なインピーダンス整合用の終端抵抗器、
電源系からの雑音を排除して回路の安定な動作を実現す
るためのバイパスコンデンサ等が挙げられる。

第３図に、従来から一般的に用いられている多層の配線
基板を示す。この配線基板を断面でみれば、一体的に板
状となっている絶縁体１１の表面および裏面に接地導体
１３および接地導体１４が形成されている。また、２つ
の接地導体１３．１４の間で且つ絶縁体１１中において
、複数の電源線１５と、ある層の信号線１７と、別な層
で複数の信号線１９とが互いに絶縁されて配置されてい
る。このように、多数の導体で成る接地導体１３および
１４．電源線１５．信号線１７および信号線１９が、絶
縁体１１に対して多層となるように形成されている。

このような配線基板に、上述した終端抵抗器。

バイパスコンデンサ等の回路部品の実装方法としては、
以下に述べる方法が提案されていた。それら各種の方法
を基本とした従来の基板および回路部品の実装概念を、
図を用いて説明する。

（イ）個別部品を基板表面に実装する方法。

第４図は、抵抗器、コンデンサ等の個別部品を基板表面
に実装する方法を示す。ここで、配線基板を形成する絶
縁体２１中において、導体である電源線２３および信号
線２５が形成されている。

また、この配線基板の両面には接地導体２７，２８が形
成されており、その表面にはＩＣ２９が搭載されている
。ＩＣ２９の電源入力端子３１は電源線２３に接続され
、また、ＩＣ２９の信号端子３３は信号線２５に接続さ
れて、当該ＩＣ２９の動作に必要な電源が供給されると
共に、動作上の信号の入出力が行なわれるようになって
いる。

表面の接地導体２７中に、所定大の導体剥離部３５を形
成し、それを介して電源入力端子３１を挿入すると共に
、該電源入力端子３１と接地導体２７との間にバイパス
コンデンサ３７が装着されている。また、同様にして、
接地導体２７中に形成した所定大の他の導体剥離部３６
を介して信号端子３３を挿入すると共に、該信号端子３
３と接地導体２７との間に終端抵抗器３９が装着されて
いる。

（ロ）基板の貫通孔内に回路素子を収納する方法。

第５図は、配線基板の上下配線層間を接続する貫通孔（
スルーホール形成用の孔に相当する）内に、回路素子を
挿入して収納する方法を示す。ここで、配線基板を形成
する絶！！基板４１の両面には、所望の配線パターン４
３が導体によって形成されている。両面に設けた導体の
間を結ぶ形で、絶縁基板４１中に形成された貫通孔４５
１貫通孔４７に、終端抵抗器およびバイパスコンデンサ
として、チップ状の抵抗器４９．コンデンサ５１が挿入
される。

（ハ）配線基板に配置するＩＣ内に、回路部品を内蔵す
る方法。

第６図は、これらの終端抵抗器、バイパスコンデンサ等
の回路部品を、配線基板に搭載するＩＣ内に内蔵する方
法を示す。この方法にあっても、第４図と同様に形成さ
れる配線基板上に、ＩＣ６０が実装される。このＩＣ６
０では、そのＩＣケース６１によってＩＣチップ６３が
封入されている。このＩＣチップ６３内において、バイ
パスコンデンサに相当するチップ内蔵コンデンサ６５お
よび終端抵抗器に相当するチップ内蔵抵抗体６７を、そ
の素子（ＩＣチップ６３）中に付加的に形成している。

以上のような手段によって、超高速パルスに応動するよ
うに、高周波信号を効率よく伝送するために必要なイン
ピーダンス整合用の終端抵抗器。

および電源系からの雑音を排除して回路の安定な動作を
実現するためのバイパスコンデンサを実装するようにし
ている。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、各種の問題点
があった。

先ず、第４図に示すような配線基板上に、終端抵抗器お
よびバイパスコンデンサを実装する方法にあっては、配
線基板の製作が簡単であるが、回路部品の実装状態を高
密度にできない。例えば、ＩＣ２９による回路動作が高
速となることに応じて、必然的に回路部品の実装状態を
高密度としなければならない。特に、ＩＣの封入パッケ
ージを用いることなく、ＩＣチップ状態で配線基板に実
装することが必要となる場合、バイパスコンデンサ３７
および終端抵抗器３９が配線基板上で占める総面積は、
ＩＣチップが占める面積より大きなものとなる。そのた
め、チップ状態でＩＣを実装することによる実装密度の
改善効果を図ることはできないという問題点があった。

また、第５図に示した方法にあっても、個別部品たる抵
抗器４９．コンデンサ５１を絶縁基板４１の貫通孔４５
．４７に挿入するものである。貫通孔４５．４７の大き
さに起因して、これらの個別部品の小型化には限界があ
り、当該貫通孔を大きくしなければならない。従って、
個別部品の表面実装の場合と同様に、高実装密度化が図
れないという問題点があった。また、抵抗器４９．コン
デンサ５１を配ｖＡ基板に実装する際には、それらの個
別部品を半田付けあるいは導電性ペースト等で接続する
必要があり、それらの接続手段における信頼性も高くは
ないという欠点があった。

更に、第６図の方法では、ＩＣ６０のＩＣケース６１内
にチップ内蔵コンデンサ６５およびチップ内蔵抵抗体６
７を含ませており、ＩＣ６０を実装する際、別個な終端
抵抗器およびバイパスコンデンサを設ける必要はないの
で、実装密度を高めるための制限とはならない。しがし
ながら、第７図に示すように、複数のＩＣを接続する場
合において、第１１Ｃ７１（例えば送信側）と他の第２
１Ｃ７３とを、特性インピーダンスＺ０の配線部分７５
で接続する場合、当該配線部分７５の終端側でチップ内
蔵抵抗体６７を設けていた。このチップ内蔵抵抗体６７
の抵抗値Ｒ７は、配線部分７５の特性インピーダンスＺ
０と同じである。これに対して、第７図（Ｂ）に示すよ
うに、配線部分７５を介して第１ＴＣ７１に接続される
ＩＣが、第２１Ｃ７３および第３１Ｃ７７というように
分岐した構成となる場合、別な配線部分７５１にょって
第２ＩＣ７３と第３１Ｃ７７とを接続して、別な配線部
分７５１側においてのみチップ内蔵抵抗体６７を形成す
ればよい。つまり、第２ＩＣ７３０入力側には、チップ
内蔵抵抗体６７を設ける必要はない。

従って、第７図（Ａ）に示すように１対１のＩＣ接続と
異なり、同図（Ｂ）に示すように、１つのｒｃ比出力ら
分岐接続する場合には、その終端方法を変える必要があ
る。そのため、ＩＣとしてのの汎用性を損なう欠点があ
った。このように、回路素子を内蔵させることは、ＩＣ
の歩留まりを低下させてしまうという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、例えば超高速パルスに応動するように回路基板に
設けられた電気回路において、インピーダンス整合用終
端抵抗器、バイパスコンデンサ等の回路素子の配線基板
への実装密度の向上を図り、回路の動作用に装着される
ｒｃ等の回路部品の汎用性を損なうことのないようにし
た配線基板を提供することを目的としている。

〔問題点を解決するための手段〕

このような目的を達成するために、本発明による配線基
板は、表面に回路部品を実装できる絶縁基板と、該絶縁
基板の内部で互いに絶縁され且つ多層に形成されて前記
回路部品に接続され得るように設けられた複数の導体と
、該複数の導体のうち少なくとも２つの導体の間で絶縁
体中を貫通する形で形成された回路素子とを含むように
一体的に構成されている。

〔作　用〕

回路部品が実装できる絶縁基板内で、互いに絶縁し且つ
多層に複数の導体を形成し、該２つの導体の間に回路素
子を一体的に形成している。

絶縁基板上に実装される回路部品による電気回路は、こ
の回路素子が接続された形となり、高速動作が可能とな
る。

本発明にあっては、本来回路部品が実装できる絶縁基板
内に、回路素子を形成していることにより実装密度が高
くなる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

±−尖拒班免１衣第１図は、本発明の一実施例における配線基板の構成を
示す。ここで、第１図（Ａ）は本発明実施例においてバ
イパスコンデンサ９７および終端抵抗器９９を形成して
接続した全体構成を示す。

また、同図（Ｂ）は、図（Ａ＞における終端抵抗器９９
の周辺を拡大して示す。同図（Ｃ）は、図（Ａ）におけ
るバイパスコンデンサ９７の周辺を拡大して示す。

図において、配線基板を形成する絶縁体８１中において
、電源線８３および信号線８５が形成されている。また
、絶縁体８１の表面に接地導体８７が、裏面に接地導体
８８がそれぞれ形成されており、該接地導体８７側にＩ
Ｃ８９が装着されている。ＩＣ８９の電源入力端子９１
は、接地導体８７での所定大の剥離領域９２を貫通して
電源線８３に接続されている。ＩＣ８９の信号端子９３
も、接地導体８７での別な所定大の剥離領域９４を貫通
して信号線８５に接続されている。これにより、ＩＣ８
９の動作に必要な電源が供給されると共に、動作上の信
号の入出力が行なわれるようになっている。また、別な
電源線９５が絶縁体８１中に形成されている。

電源入力端子９１は、電源線８３０反対側に更に伸長し
ており、バイパスコンデン・す９７を介して接地導体８
８に接続されている。また、信号端子９３は、信号線８
５０反対側に更に伸長しており、終端抵抗器９９を介し
て電源線９５に接続されている。

なお、このＩＣ８９は封入用パッケージを用いないチッ
プのみによるＩＣである。

第２図は、第１図に示すように形成される配線基板にお
いて、複数のＩＣを装着する基板に、超高速ハルスに応
動できるように、インピーダンス整合用終端抵抗器およ
びバイパスコンデンサを一体的に形成した場合を示す。

第２図において、チップ状態での４つのＩＣ８９１〜Ｉ
Ｃ８９４が、配線基板に対して直接に搭載されるように
なっている。このうち、ＩＣ８９１の信号入力端子９３
■１をＩＣ８９４の信号出力端子９３０４と、ＩＣ８９
３の信号出力端子９３０３をＩＣ８９１の信号入力端子
９３１１□およびＩＣ８９２の信号入力端子９３Ｉ２と
、それぞれ特性インピーダンスがＺである信号線で接続
する。この間で、超高速パルス伝送を行なうものとする
。

それぞれの入力端子直前で、インピーダンス整合用の終
端抵抗器９９１　（抵抗値Ｒ１）および終端抵抗器９９
２（抵抗値Ｒ２）を、信号線と電源線８４３との間に接
続している。この電源線８４３は、電源■３を供給する
ためのものである。更に、各ＩＣに２種類の電源Ｖｌ、
Ｖ２を供給するものとし、それに必要な電源線８４１お
よび電源線８４２を形成している。

各ＩＣの電源入力端子と基板の接地導体との間に、容Ｗ
ｔ値０１〜Ｃ８のバイパスコンデンサ９７１〜９７８を
接続する。これらのコンデンサおよび終端抵抗器は、基
板の断面方向であり、基板の平面と垂直な方向にて眉間
にわたって柱状に形成する。

このように、配線基板の絶縁体８１中に形成することに
より、結果的にＩＣ８９の高速動作に必要なバイパスコ
ンデンサ９７および終端抵抗器９９が個別的に実装され
たことになる。

ところで、そのように実装される終端抵抗器９９の一体
形成を実現するには、液相における高抵抗金属のメッキ
技術により柱状構造を形成する方法、金属表面にＣＶＤ
等の気相成長で高抵抗材料を選択的に柱状成長させる方
法、抵抗形成部分にペースト状の高抵抗材料を流し込み
固化させた後に金属で封止する方法等、各種の抵抗形成
技法がある。その場合の抵抗値の制御は、抵抗材料の厚
さで任意に行なうことができる。

ここでは、終端抵抗器９９の実装法として、微細な柱状
抵抗形成法について説明する。

例えば、ＰｄＡｕ、ＰｄＡｇ等の金属混晶１合金を、電
子ビーム蒸着法によりマスクを介して、絶縁体８１のあ
る層において蒸着する。これによリ、必要な個所に終端
抵抗器９９が形成される。

しかる後、その層を絶縁体８１となる樹脂で膜形成する
。次に、この形成された終端抵抗器９９と接続すべき信
号線その他の線導体を、樹脂膜上に形成する。従って、
所望の線導体間にて、終端抵抗器９９が実装されたこと
になる。なお、この場合での終端抵抗器９９の抵抗値は
、抵抗材料となるＰｄＡｕ、ＰｄＡｇ等の金属の組成比
を変えることによって制御できる。

また、絶縁体８１内で配線層間を連結するように予め設
けた柱状の孔に、スクリーン印刷等の技法を用い、ペー
スト状の抵抗材料を流し込んだ後に焼結する。そのペー
スト状の抵抗材料は、ＲｕＯ□系のペースト（セラミッ
ク等の高温に耐え得るもの）、微粒子抵抗と高分子粒子
との高分子厚膜ペーストがある。これらの材料は、高温
で焼結される。

例えば、終端抵抗器９９において、所望の抵抗値Ｒ（５
０Ω）を実現する場合を考える。いま、終端抵抗器９９
が断面円形の柱状形状とし、その直径および長さが共に
１００μｍとする。使用する抵抗材料の特性として、例
えば１５μｍの厚さでのシート抵抗値Ｒ０とすると、そ
の体積抵抗率ρは１５　Ｘ　１　ｏ−”Ｒｏである。す
ると、その体積抵抗率ρおよび終端抵抗器９９のサイズ
に基づいて、抵抗値Ｒは、Ｒ”Ｒｏ　ｘＱ、２として与
えられる。従って、例えばＲＯ＝２５０Ω／口の材料で
あれば、Ｒ＝５０Ωを得ることができる。

また、上述したように実装されるバイパスコンデンサ９
７を実現することも、終端抵抗器９９と同様にすればよ
いので容易である。つまり、先の抵抗材料に代えて誘電
体を用いればよく、これらの形成技法は現状の多層基板
形成技術の延長線上にあるため、当業者であれば容易に
実現できるものである。

■、　方　のまとめこのようにして、絶縁体８１の中で配線層間に柱状の終
端抵抗器９９およびバイパスコンデンサ９７を形成して
、当該配線基板に装着されるｒｃ８９の動作上にて必要
な回路形成となる。その場合、配線基板の表面上に実装
されず、また、Ｉ’Ｃ８９の内部にも形成されていない
。

従って、高速パルス伝送に不可欠な終端抵抗器９９およ
びバイパスコンデンサ９７を配線基板内に埋め込んだ構
造として、回路素子の実装に伴う配線を短縮している。

これにより１、電気回路の高速動作を制限する主たる要
因である減衰、伝搬遅延を大幅に低減でき、回路動作の
高速化が図れることとなる。

ここで、本発明実施例を従来例と比較すれば、次のよう
な利点がある。先ず、抵抗、コンデンサを基板表面に実
装する場合と比較して、それら個別な部品が占有してい
た部分を他に有効的に利用できることに因り、超高密度
実装が可能となる。

また、ＩＣ内に終端抵抗器９９を内蔵させず、且つ、終
端抵抗器９９の抵抗値を任意に設定可能であるので、Ｉ
Ｃへの該終端抵抗器９９の接続の有無にかかわらず、当
該ＩＣの汎用性が損なわれるということはない。

■、→ｌの、・形ＩｌＥ様なお、上述した本発明実施例にあっては、抵抗器および
コンデンサの形状を断面円形状の柱状としたが、これに
限られることなく、他の断面形状を有する柱状のもので
もよい。

また、上述した本発明実施例による配線基板上に搭載さ
れる電子回路部品として、ＩＣを示したが、その他の回
路部品であってもよい。

更に、本発明はその他にも各種の変形態様があることは
当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、回路部品を搭載でき
る絶縁基板内で互いに絶縁され且つ多層に形成された導
体の間に、高周波動作に必要なインピーダンス整合用終
端抵抗器、バイパスコンデンサ等の回路部品を実装する
ことにより、基板上での実装密度の向上が図られると共
に、当該回路の動作用に装着されるＩＣ等の汎用性を損
なうことがないので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例による配線基板の構成を示す
概略断面図、第２図は本発明の一実施例による配線基板に複数のＩＣ
を実装した状態を示す側面図、第３図は一般的な配線基板を示す断面図、第４図は個別
部品を基板表面に実装する従来例の説明図、第５図は基板の貫通孔内に回路素子を収納する従来例の
説明図、第６図は配線基板に配置するＩＣ内に回路部品を内蔵す
る従来例の説明図、第７図は配線基板に搭載されるＩＣが１対１で接続され
る場合および１対２に分岐される場合の説明図である。図において、１１．２１．８１は絶縁体、１３．２７，８７．８８は接地導体、１５．２３．８３，８４．９５は電源線、１７．１９．
２５．８５は信号線、２９．８９．８９１〜８９４はＩＣ。３１．９１は電源入力端子、３３．９３は信号端子、３７．９７，９７１〜９７８はバイパスコンデンサ、３９．９９，９９１．９９２は終端抵抗器、４１は絶縁
基板、４３は配線パターン、４５．４７は貫通孔、４９は抵抗器、５１はコンデンサ、６３はＩＣチップ、６５はチップ内蔵コンデンサ、６７はチップ内蔵抵抗体である。（Ａ）実施例の説明図第１図第４図

Claims

【特許請求の範囲】

（１）表面に回路部品を実装できる絶縁基板と、該絶縁
基板の内部で互いに絶縁され且つ多層に形成されて前記
回路部品に接続され得るように設けられた複数の導体と
、該複数の導体のうち少なくとも２つの導体の間で絶縁
体中を貫通する形で形成された回路素子とを含むように
一体的に構成したことを特徴とする配線基板。
（２）前記回路素子は、柱状の抵抗素子であることを特
徴とする特許請求の範囲第１項記載の配線基板。
（３）前記回路素子は、柱状のコンデンサであることを
特徴とする特許請求の範囲第１項記載の配線基板。