JPS637130A - 電源制御障害分離指示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、電源に関し、具体的には、障害状態の影響か
らシステムを保護する障害応答手段と障害を分離するた
めの指示手段をもつ電源に関する。

Ｂ、従来技術 ］ンピュータ・システムの周辺装置として使用されるプ
リンタに必要なような複数の負荷にいくつかの異なる交
流および直流電圧レベルを供給する複合電源システムで
、（システム内の回路の１つにおける不足電圧、過電圧
、過電流などの）障害状態が発生したとき、システムへ
の交流電力線を遮断するなどしてシステムを保護する手
段が通常設けられる。その場合、問題がある現場の交換
式部品を取り替えるために問題の場所と原因を突き止め
るのは、現場のサービス技術者にとって困難で時間のか
かる仕事である。

従来技術では障害その他の状態の場所を指示する手段を
もつシステムがいくつか提案されているが、そのどれも
複合電源システムの障害の分離に関するものではない。

たとえば、英国特許第２０３６３９０号では、中央制御
電話交換機などのデータ処理システムに障害が発生する
ごとに、シフト・レジスタの障害装置の識別に適した位
置に「１」ビットがセットされる。障害報告を必要とす
る場合、中央演算処理装置は、そのビットが最右端に現
れるよ、うに、レジスタをシフトしながらカウンタをク
ロックする。処理装置は、各ビットを抽出して「１」で
あるかどうか決定する。「１」でなければ、次のクロッ
ク・パルスがカラ〉トを行ない、シフト・レジスタは最
右端に次のビットを送る。「１」が見つかるまで、この
処理が繰り返される。カウンタのカウントが、どのデー
タ処理システムが障害を起こしたかを示す。

米国特許第４５２１８８５号には、電気自動車やリフト
付きトラシフなど電気機械システム用の診断表示装置が
開示されている。この装置は、機械動作の前および最中
に電気機械構成要素の状態を恩知し表示する。センサが
アクセルとハンドルに取り付けてあり、アクセルの位置
とハンドルの角度を表す２進化１０進数即ちＢ　ＣＤ　
（ｂｉｎａｒｙｃｏｄｅｄ　ｄｅｃｉｍａｌ　）信号を
生成する。センサは、また自動車の前後移動方向を制御
する操作パネル・スイッチとバッテリに残っている充電
を示すバッテリ・レベル検出器を監視する。ソフトウェ
ア・プログラム記憶式プロセッサは、−連の検査の際に
サービス技師を指導する一連のコマンド信号を生成する
。障害要素が見つかると、診断コードが表示される。

米国特許第４０６２０６１号には、ＣＰＵモジュールで
制御される複写機が開示されている。

複写機の電気機械構成要素がある種の動作上の困難にぶ
つかると、エラー・ログ中に障害フラッグがセットされ
る。表示手段が、障害位置を目に見える形で識別し、サ
ービス技術者が将来使用できるように永久記録がメモリ
に記憶される。

米国特許第４０３９８１３号は、ディジタル・データ装
置を診断する装置と方法に関するものである。カウンタ
を使って、選択レジスタ中にセットされたビットに開運
するアレイにアドレスする。

アレイのアドレスの位置が、検査すべく選択された論理
システムのセクションを示す。このとき、大型論理シス
テムは、より小さなセクションに区分でき、事前にプロ
グラミングされた検査を、個々のセクションで行なって
、障害の場所を限定する。

カウンタが論理システムのどのセクションが検査中であ
るかを追跡して、検査で予想される結果と精度を比較で
きるようにする。

Ｃ０発明が解決しようとする問題点 こうした従来技術の装置は障害を分離するには有益であ
るが、故障分難を、その後の損害を防ぐためにシステム
を遮断する手段と関連づけることは行なっていない。こ
うした従来技術システムは、どれも電源システムの障害
を分離することは行なっておらず、またシフト・レジス
タとプログラム式プロセッサを含む、使用される障害分
離のための手段は比較的複雑で高価である。

Ｄ０問題点を解決するための手段 したがって、本発明の目的は、障害分離に必要な時間を
減らし、電源保護手段と障害分離を関連づける、改良さ
れた電源制御障害分離指示装置を提供することにある。

簡単に言えば、本発明の電源制御障害分離指示装置は、
電源システムのある箇所の障害状態に応じて障害指示コ
ード信号を生成する、論理回路手段をもつ。この電源制
御システムは、障害指示コード信号に応答して、−方で
は電源システムを遮断する装置を活動化させて電源シス
テムを保護し、他方では指示器を駆動させて障害状態の
位置を指示する１０進数字などを表示させる。

本発明の電源制御障害分離指示装置は、それぞれが電源
システムのある箇所に対応する複数本のセンス線を含み
、センス線は、電源システムの対応箇所が通常の状態で
あることを表すセンス線上の第１論理レベル、およびそ
の対応箇所が障害状態であることを表す第２論理レベル
になる。論理回路手段はセンス線に接続され、１本のセ
ンス線が第２論理レベルになるのに応じて、電源システ
ムの障害状態が発生した対応する箇所を表すコード信号
を生成する。遮断手段はコード信号に応じて電源システ
ムを遮断し、指示手段はコード信号に応じて、を源シス
テムの障害状態が発生した箇所を指示する。論理回路手
段は、コード信号を記憶するラッチ手段を含み、遮断手
段および指示手段は、ラッチ手段に記憶されたコード信
号に応答する。

監視される障害状態は、電源システムの様々な箇所での
不足電圧、過電圧および過電流状態である。電源システ
ムからの出力電圧レベルが上昇中に誤った不足電圧障害
信号が発生するのを避けるため、電源の起動手段に応答
する遅延手段が、論理回路手段をマスク即ち抑止して、
出力電圧が通常動作レベルに達するまで、不足電圧状態
に応じて誤ったコード信号が生成されるのを防止する。

コード信号とは、ＢＣＤコード信号のことであり、この
システムはＢＣＤコード信号を７セグメントの指示器駆
動信号に変換する手段を備えている。この駆動信号によ
って、７セグメントの表示装置が駆動され、障害状態が
発生した箇所を表す、１０進数などの文字を表示する。

ＢＣＤのコード信号は、複数の２進数字を含み、これら
の２進数字は、すべてのセンス線上に第２論理レベルの
信号がないとき、初期値をとる。論理回路手段は、１本
のセンス線上に第２論理レベルの信号が現れると、それ
に応じて、１個または複数の２進数字の値を障害値に変
え、その結果ＢＣＤコード信号は、１本のセンス線に対
応する電源システムの箇所で障害状態が発生したことを
意味する１０進数値に相当する値をとる。

システムの複雑さを減らすため２こ、複数のセンス線を
まとめて、１つのコード信号で識別する。

これにより、論理回路手段のコストは下がるが、その代
わり、サービス技術者が必要とする障害分離時間は増加
する。

本発明の論理回路手段は、各ＢＣＤ数字ごとに、対応す
るセンス線に現れる第２の値に応じて障害値のＢＣＤＣ
Ｄ数字倍力信号成する、第１論理ゲートを含んでいる。

第１　Ｎ　Ａ　Ｎ　Ｄゲートは、その入力端でＢＣＤ数
字出力信号を受は取り、セット信号を生成する。ラッチ
手段は、第２ＮＡＮＤゲートと第３　Ｎ　Ａ　Ｎ　Ｄゲ
ートから成る。第２ＮＡＮＤゲートは、その入力端で第
１　Ｎ　Ａ　Ｎ　Ｄゲートからのセット信号を受は取り
、保持信号を生成して第３ＮＡＮＤゲートの第１入力端
に印加し、ＢＣＤ数字をラッチする。第２論理ゲートは
複数個の入力端をもち、１つはラッチされたＢＣＤ数字
を受は取るように接続され、残りの入力端は残りのラッ
チされたＢＣＤ数字を受は取るように接続されている。

第２　Ｎ　Ａ　Ｎ　Ｄゲートの第２入力端は第３ＮＡＮ
Ｄゲートの出力端に接続され、ラッチされたＢＣＤ数字
を受は取る。第３　Ｎ　Ａ　Ｎ　Ｄゲートの第２入力端
は、電源システムをオンにする起動信号が付勢されたと
き生成されるリセット信号を受は取るように接続される
。

本発明の電源システムは、電源システムを交流電力線に
接続する主スィッチを制御する主リレーを含む。この電
源はさらに、Ｐ　Ｗ　Ｍ変調装置に接続された直流／直
流スイッチング・コンバータも含む、遮断装置がコード
信号に応答して主リレーを付勢し主スィッチを開いて、
交流電力線から電源を切り離す。またこの遮断装置は、
ＰＷＭ変調器に遮断信号を印加して、ＰＷＭ変調器と変
換器手段をほぼ同時に動作不能状態にする。

Ｅ、実施例 本発明を、コンピュータ・システムと共に通常使用され
る型式のプリンタの電源に関して説明する。第１図は、
本発明の原理を組み込んだこういった電源の構成図であ
る。１２０ボルト交流線１０は、２２０ボルト交流線に
も接続でき、回路遮断器１２と、主リレー８０で制御さ
れる主スィッチ１４とを介して、起動時のサージ電流を
制限する通常のイン・ラッシュ・ソフト・スタート回路
１６に接続される。次いで、交流電源の１，２０ポルト
が、線１８を介して鉄共振変圧器組立体２０に印加され
る。この変圧器組立体２０は、４８ポルト交流出力線２
２と出力線２４を有し、出力＃ｆＡ２４は、２２０ポル
ト交流を交流モータ方向制御装置２６に供給する。方向
制御装置２６は、２８に印加されるモータ制御信号の制
御下で、線３０を介してキャリッジ交流モータ３２に２
２０ボルトの交流を供給する。この交流モータ３２は、
プリンタの文字バンドを駆動する。

４８ボルトの交流が、線２２を介して、交流／直流コン
バータすなわちバルク電圧電源３４に印加される。この
電源３４は、プリンタのキャリッジ直流モータ４２とハ
ンマ・ソレノイド４３に電力を供給する。第１の４８ボ
ルトの直流呂力線３６は、プリンタの直流キャリッジ・
モータに電力を供給する。−方、第２の４８ボルトのＭ
流出力線３８は、プリンタのハンマ・ソレノイドに電力
を供給する。！９３８は、ＨＦＣ（ハンマ発射制御）リ
レー７６によって制御されるスイッチ４０を含んでおり
、リレー７６はハンマの無秩序なタラピンクを避けるた
めに起動後暫く開いたままになっていることに注意すべ
きである。

線３８からの４８ボルト直流電流が、線４４を介して複
数電力レベル・スイッチング・コンバータ（ＭＰＬＳ　
）４６に加えられる。ＭＰＬＳ４６は、パルス幅変調器
（Ｐ”ｖＶＭ＞４８と直流／直流スイッチング・コンバ
ータ５０を含む。ＰＷＭ４８は、線８２を介してＭＰＬ
Ｓ遮断信号が印加される遮断ビンを含む、Ｕｎｉｔｒｏ
ｄｅ　ｌ　５２５　Ａパルス幅変調器でよい。後でより
詳細に説明するが、この信号が印加されると、ＰＷＭが
動作不能８態になりＭＰＬＳ４６を遮断する。直流／直
流スイッチング・コンバータ５０は、＋５、＋８．５、
−５および＋１２の４つの論理電圧レベルをそれぞれ線
５２上に供給する。これらの論理電圧レベルは、プリン
タの動作を制御するプリンタ論理ゲート５４内のいくつ
かのカードに印加される。これらのカードには、キャリ
ッジ制御カード、リボンおよびバンド・モータを制御す
るバンド／リボン・カード、「エンジン」すなわちＣＰ
Ｕカード、操作具が制御するパネル・ボタンと連動する
ディスケット論理回路を備えたディスク１０Ｐパネル・
カード、ＲＡ　Ｍカード、交流モータの方向制御を行な
うモータ・ドライバ・カード、線６８を介して診断論理
機構６０へ送るＲＦＣ信号を生成するハンマ発射制御論
理回路を含むハンマ発射制御カード、ハンマ・ソレノイ
ド用のアナログ回路を含むハンマ・ドライバ・カード、
ＤＣＡ（直結アダプタ）とチャネル制御用のカード、お
よびＤＣＡとチャネル制御用のインターフェースをもた
らすリンク・カードがある。

数個のセンサがセンサ回路５６に設けてあり、電源の様
々な箇所の不足電圧、過電圧および過電流収態を監視す
る。電源システム°の様々な箇所での電圧または電流の
サンプルが、数個の比較器内で基準レベルと比較され、
障害状態がないことを示す第１論理レベルの信号と障害
状態があることを示す第２論理レベルの信号を生成する
。これらの信号は、複数本のセンス綿５８によって、後
で詳細に説明する診断論理機構６０に印加される。

診断論理機構６０の機能には、１本のセンス線５８上に
第２論理レベルの障害状態信号があるとき、それに応答
して障害表示装置６４を駆動する駆動信号を線６２上に
生成する機能が含まれる。この障害表示装置は、指示器
のセグメン）６６ａ、６６ｂ、６６ｃ、６６ｄ、６６ｅ
、６６ｆ、６６ｇを形成する７つのＬＥＤから通常形成
される７セグメント指示器６６を備えている。後で説明
するが、指示器６６は、駆動されると、障害状態信号が
現れたセンス線、すなわち、電源システムの障害状態が
発生した箇所を示す数値を表示する。

診断論理機構６０は、後で説明する起動回路を含み、こ
の回路は、デバウンス・フリップ・フロップ７３を介し
て診断論理機構６０に接続されている起動スイッチ７２
を閉じて、起動信号を印加することによって起動する。

電源システムに障害がないと判定された場合、電源良好
信号または電源投入リセット信号が、起動信号の印加後
０．５秒の間、リード線７０を介してプリンタ論理ゲー
ト５４のＲＡ　Ｍ論理カードに印加される。ＲＡＭカー
ドは、電源良好信号または電源投入リセット信号がリー
ド線７０に現れるまで抑止される。後で説明するように
、診断論理機構６０はリード線７４上に制御信号を生成
して、ＨＦＣリレー７６を制御する。

障害状態のある場合、診断論理機構６０は、リード線７
８上で遮断信号を生成する。この信号により、主リレー
８０がスイッチ１４を開き、それによって線１０からの
交流電力線回路が開かれる。

主リレーは比較的ゆっくり動作するので、Ｍ　Ｐ　ＬＳ
遮断信号はリード＃Ｊｉ８２を介してＭＰＬＳ４６のＰ
ＷＭ４８の遮断ビンにも印加され、Ｍ　Ｐ　Ｌ　Ｓを迅
速に遮断させてＭ　Ｐ　Ｌ　Ｓとプリンタ論理ゲート５
４の損傷を防止する。診断論理機構６０とセンサ５６に
、主スィッチ１４の状態によって影響を受けないバイア
ス電圧を供給する必要がある。こうすると、センサ５６
と診断論理機構６０は、スイッチ１４が開くときに電源
システムの状態を監視しその状態に応答できるようにな
る。すなわち、交流／直流スイッチング・バイアス電源
８４は、スイッチ１４の供給線側に接続される。ｉ！源
８４は、リード、ｔ１８５を介して診断論理機構６０に
、またリード線８６を介してセンサ５６にバイアス電圧
を供給する。

センサ回路に監視された電圧と電流を供給するため、数
個のビック・オフ手段が使用される。ビック・オフ手段
８７は、線２２に直接接続でき、線２２上の電圧を抽出
し、電圧サンプルをリード線８８を介してセンサ回路５
６内の比較器に印加する。この比較器５６は、線２２上
の鉄共振変圧器組立体２０からの電圧出力が不足電圧状
態にあるとき、センス線５８のうちの１本に障害信号を
供給する。ビック・オフ手段８９は、４８ポルトの直流
線３６を介してプリンタ・キャリッジ・モータ４２に電
圧と電流のサンプルを送る。電圧サンプルは、ＩＪＩ３
６への直接接続によって獲得できる。

−方、電流サンプルは、線３６に直列接続された抵抗器
または線３６に接続されたコイルから獲得できる。線３
６上の電圧と電流を表すサンプルが、リード！１９０を
介してセンサ回路５６内の比較器に印加される。これら
の比較器は、線３６上の電圧が不足電圧であるときおよ
びその電流が高過ぎるときに、センス線５８のうち当該
の線を介して障害信号を供給する。ビック・オフ手段９
１は、リード線９２を介してセンサ回路５６の比較器に
ハンマ電圧供給＃Ｊ１３８中の電流のサンプルを供給す
る。この比較器は、１Ｊｉｔ３８が過電流状態である場
合にセンス線５８のうち当該の線を介して障害信号を送
る。線３６と３８上の電圧は同じ電源３４から到来する
ので、ハンマ線３８用の別個の不足電圧センサは不要で
ある。

ビック・オフ手段９゛３は、リード線９４を介してセン
サ回路５６内の比較器に論理電圧＃ｓ５２中の電圧と電
流のサンプルを供給す−る。これらの比較器は、論理電
圧線５２が過電流と不足電圧状態であり、また論理電圧
ｕＡ５２の１本が過電圧状態である場合に、センス線５
８のうち当該の線上に障害信号を生成する。

第２図は、従来のＴＴＬ論理回路を使って構成した診断
論理機構６０の概略回路図である。センス線１０１ない
し１１３は、センス線５８に相当する。こうしたセンス
線上の信号は、障害状態がない場合に高レベルとなり、
第１図の電源システムの対応箇所に障害状態が発生した
とき、低レベルになる。センス＄８１０１は、４８ボル
トの直流キャリッジ線３６が不足電圧状態であるかどう
か監視し、センス線１０２は、線３６が過電流８態であ
るかどうか監視する。ハンマの４８ボルト直流線３８の
過電流状態は、センス線１０３で監視される。鉄共振変
換器回路２０からの４８ボルト交流出力線２２の不足電
圧状態は、センスＵＡ１０４で感知される。論理電圧線
５２の＋５ボルト線は、センス線１０５で不足電圧状態
であるかどうか、またセンス、ｕ１０６で過電圧状態で
あるかどうか監視される。＋８．５ボルト、−５ボルト
および＋１２ボルトの論理電圧線が不足電圧状態のとき
、それぞれ、センス線１０７．１０８および１０９に信
号が出る。−５ボルト、＋５ボルト、＋８．５ボルトお
よび＋１２ボルトの論理電圧線が過電流状態のとき、そ
れぞれ、センス、線１１０．１１１．１１２および１１
３に信号が出る。

不足電圧センサは、起動信号が電源システムの動作を開
始させるとき誤った障害状態信号を供給するので、後述
の遅延回路を使って、電源システムの出力電圧レベルが
起動後の動作レベルに達するまで、不足電圧障害状態へ
の応答を抑止する。

このため、５つの起動遅延ＯＲゲート１１５．１１６．
１１７．１１８．１１９が設けである。起動遅延回路１
２０は、遅延期間が完了するまで、線１２１に高論理レ
ベル信号を供給する。この信号は、ＯＲゲート１１５．
１１６．１１７．１１８の一方の入力端に印加され、こ
れらのＯＲゲートの他方の入力端は、センス線１０１．
１０２．１０３．１０４に接続されている一０ＯＲゲー
ト１１９は、また−方の入力端で線１２１から遅延信号
を受は取る。センス線１０５は、ＡＮＤゲート１２２の
入力端に接続され、Ａ　Ｎ　Ｄゲート１２２の出力線１
２３はＯＲゲート１１９の他方の入力端に接続されてい
る。センス！１０７．１０８．１０９は、Ａ　Ｎ　Ｄゲ
ート１２４の３つの入力端に接続され、ＡＮＤゲート１
２４の出力線１２５はＡＮＤゲート１２２の第２の入力
端に接続されている。

ＯＲゲート１１５の出力！１２７は、ＯＲゲート１２８
の１人力を供給する。Ｏｒｔゲート１１８の出力４１１
２９は、インバータ１３０を介してＯＲゲート１２８の
第２の入力端１３１に接続されている。ＡＮＤゲート１
３２は、１つの入力端がセンス線１０６に接続され、第
２の入力端がＯＲゲート１１９の出力線１３３に接続さ
れている。

ＡＮＤゲート１３２の出力線１３５には、ＭＰＬＳ　　
ＯＫと記しである。というのは、ＡＮＤゲート１３２の
出力が高レベルのときは、ＭＰＬＳ５０からの論理電圧
線５２がすべて不足電圧状態または過電流状態でないこ
とを示すからである。この出力線１３５の出力は、ＡＮ
Ｄゲート１３６に１人力として印加され、ＡＮＤゲート
１３６の他方の入力端はＯＲゲート１１６からの出力１
３７を受は取る。

現在説明している診断論理機構６０の論理回路手段の目
的は、センス線１０１ないし１１３の任意の線上の障害
信号をＢＣＤ信号に変換することである。図の例では、
そのＢＣＤ信号は４桁のＢＣＤ信号である。そして、そ
の論理回路は、４つのＢＣＤ数字の値を決定する４つの
論理ゲートをもつ、これらのＢＣＤ数字決定用ゲートの
１つは、Ｎ　Ａ　Ｎ　Ｄゲート１３８である。ＮＡＮＤ
ゲート１３８の４つの入力は、ＯＲゲート１１６の出力
線１３７、ＯＲゲート１１７の出力線１４１、ＯＲゲー
ト１２８の出力線１３９およびセンスｔｒｉｌ１３から
受は取る。

第２のＢＣＤ数字決定用ゲートはＮ　Ａ　Ｎ　Ｄゲート
１４２であり、ＡＮＤゲート１８６の出力１．１Ａ　１
４３からの第１人力、ＯＲゲート１２８の出力線１３９
からの第２人力、ＯＲゲート１１８の出力線１２９から
の第３人力およびセンス！１１１からの第４人力を有す
る。

ＡＮＤゲート１４４は、ＯＲゲート１１８の出力線１２
９、ＯＲゲート１１７の出力線１４１およびセンス線１
１２からの３つの入力を有する。

ＡＮＤゲート１４４の出力、Ｊ１４７は、第３のＢＣＤ
数字決定用Ｎ　Ａ　Ｎ　Ｄゲート１４６に入力を供給す
る。Ｎ　Ａ　Ｎ　Ｄゲート１４６の他の３つの人力は、
センス線１１３、Ａ　Ｎ　Ｄゲート１３６の出力線１４
３およびセンス線１１１から得られる。

ＡＮＤゲート１４８は、インバータ１５６と共に、第４
のＢＣＤ数字決定用ゲートを構成する。

ＡＮＤゲート１４８の３つの入力は、ＯＲゲート１２８
の出力Ｉｕ１１３９、ＡＮ　Ｄ’７”−）　１４４（７
）出力、ｔｌｉｌ１４７およびセンス）ＪＩＩＩＯから
得られる。

インバータ１５６はＡＮＤゲート１４８の出力１５５を
受は取り、セットＮ　Ａ　Ｎ　Ｄゲート１５８に出力線
１５７の出力を供給する。Ｎ　Ａ　Ｎ　Ｄゲート１５８
の出力線はセット・リセット・ラッチ１６６のセット端
末に接続されている。ＮＡＮＤゲート１５８へのもう一
方の入力は、ＭＰＬＳ遮断信号が印加される線１８９か
ら得られる。

Ｎ　Ａ　Ｎ　Ｄゲート１３８の出力線１４９の出力は、
セットＮＡＮＤゲート１５０への人力として印加され、
ゲート１５０のもう一方の人力は線１８９から得られる
。ＮＡＮＤゲート１５０の出力線は、セット・リセット
・ラッチ１６０のセット入力端に接続されている。

Ｎ　Ａ　Ｎ　Ｄゲート１４６の出力線１５１は、セット
ＮＡＮＤゲート１５２の１つの入力端に接続されている
。ＮＡＮＤゲート１５２のもう１つの入力端は線１８９
に接続されている。ＮＡＮＤゲート１５２の出力は、セ
ット・リセット・ラッチ１６２のセット入力端に印加さ
れる。

Ｎ　Ａ　Ｎ　Ｄゲート１４２の出力１５３は、セットＮ
　Ａ　Ｎ　Ｄゲート１５４に１人力として印加される。

ＮＡＮＤゲート１５４の第２の入力端は、４ｇ１１８９
に接続されている。ＮＡＮＤゲート１５４の出力線は、
セット・リセット・ラッ・チ１６４のセット入力端に接
続されている。

ラッチ１６０の出力Ｑ１、ラッチ１６４の出力Ｑ２、ラ
ッチ１６６の出力Ｑ４およびラッチ１６２の出力Ｑ８は
、論理回路の４桁のＢＣＤ出力信号を構成する。このＢ
ＣＤ信号が、７セグメント障害表示装置６４へ駆動信号
を供給する、ＢＣＤ−７セグメント・デコーダ１６８に
印加される。これらの駆動信号は、３３０オームの抵抗
器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７を介して
、表示装置６４に接続されているジャック１７０のビン
ｅ、ｄ％ｃ％ｂ、ａ、ｇ、ｆに印加され、７セグメント
表示装置の表示セグメント６６ｅ、６６ｄ、６６ｂ、６
６ａ、８６ｇ、６６ｆを駆動する。

起動遅延回″＃ｒ１２０は、５０００オームの抵抗器Ｒ
８を介して＋５ボルトのバイアス端子に接続されている
、起動入力端子１７２を有する。起動スイッチ７２（第
１図参照）は、閉じると、起動端子１７２の電圧を降下
させる。低レベルの信号が、インバータ１７４と線１７
５を介してラッチ１６０．１６２．１６４および１６８
のリセット端子に入力され、起動スイッチ７２が閉じる
ときラッチをリセットする。

起動遅延回路１２０の遅延機能が始動するのは、低レベ
ルの起動信号が、インバータ１７６に印加されるときで
ある。インバータ１７６の出力線１７７は３０００オー
ムの抵抗器Ｒ９を介して＋５ボルトのバイアス電源に、
また９１，０００オームの抵抗器ＲＩＯと１０マイクロ
フアラツドのコンデンサＣ１から形成される時定数回路
に接続されている。抵抗器Ｒ１０は、出力！１７７と比
較器１８０の１つの入力リード線１７８の間で直列に接
続されている。比較器１８０の他方の入力リード線は、
基準電圧として作用する＋３ボルトのバイアス電源に接
続されている。コンデンサＣ１は、リード線１７８と接
地端子の間に接続されている。

インバータ１７６の出力４１１７７は、起動時に高レベ
ルになる。そして、コンデンサＣ１は、コンデンサＣ１
の電荷が比較器１８０の＋３ボルト直流閾値電圧に到達
してその出力線・１２１を低レベルにするまで、抵抗器
Ｒ９とＲ１０を介して＋５ボルト・バイアス電源から充
電を開始する。比較器１８０の出力＃ｊｆｉ　１２１は
、１０，０００オームの抵抗器ａｌｌを介して＋５ボル
トのバイアス電圧電源に接続されている。遅延回路の時
定数のため、出力線１２１の高レベル信号は、０．５秒
遅延され、上記で説明したように、遅延マスク信号とし
てＯＲゲート１１５．１１６．１１７．１１８．１１９
に印加される。ダイオードＣ１１は、抵抗器ＲＩＯと並
列接続されており、インバータ１７６からの出力Ｉｊ１
１７７が低レベルとなり次の遅延に対し遅延回路をリセ
ットするときに、急速にコンデンサＣ１の電荷をダンプ
する放電経路をもたらす。

出力線１２１の低レベル信号は、またインバータ１８２
を介して、出力リード線１８３上の高レベル信号として
ＡＮＤゲート１８４の１つの入力端に印加される。ＡＮ
Ｄゲート１８４から電力良好信号が出力線１８５上に現
れる。０．１マイクロフアラツドのコンデンサＣ２が、
リード線１８３と接地端子の間に接続され、電力良好信
号が生成されるとき３０マイクロ秒の遅延をもたらすた
め、論理回路手段が不足電圧センサに応答する時間の余
裕がでる。

リード線Ｑ１、Ｑ２、Ｑ４、Ｑ８上に現れるＢＣＤ数字
は、それぞれＮ　Ａ　Ｎ　Ｄゲート１８６に人力を供給
する。値１１１１をもつＢＣＤ信号は、障害収態がない
ことを意味するので、電源システムの任意の箇所で障害
状態の出現が検出されると、リード＃ＪＩＱ１、Ｑ２、
Ｑ４、Ｑ８のうちの１杢に少なくとも１つの「０」デイ
ジットが生成されて、ＮＡＮＤゲート１８６からその出
力ｌ！！１８７上ｋｍ高レベル出力をもたらす。この出
力線１８７上の高レベル信号は、インバータ１８８を介
して、低レベル信号として、ＡＮＤゲート１８４の第２
入力端に接続されたリード線１８９に印加される。

すなわち、ＢＣＤ信号または起動遅延期間の存在によっ
て障害が指示されると、ＡＮＤゲート１８４からの電力
良好信号の生成が抑制される。リード線１８９は、ＭＰ
ＬＳ遠隔遮断信号を供給し、ＮＡＮＤゲート１５０．１
５２．１５４．１５８の入力端に接続されている。この
信号は、第１図に示すように、リード線８２を介してＭ
　Ｐ　Ｌ　Ｓ　４６のＰ　Ｗ　Ｍ　４８に印加される。

ハンマ発射制御カードで生成されたＨＦＣ信号は、ＨＦ
Ｃ端子１９０に印加される。ＨＦＣ端子１９０は、５，
１００オームの抵抗器Ｒ２を介して＋５ボルト電源に接
続され、またコンデンサＣ３を介して接地されている。

端子１９０は、ＯＲゲート１９２への１人力を供給する
。ゲート１９２の他方の入力は、リード線１８７から得
られる。

ＯＲゲート１９２の出力！１９３の出力は、ＯＲゲート
１９４に１人力として印加され、ＯＲゲート１９４の他
方の入力端は、リード線１２１に接続されている。ＯＲ
ゲート１９４の出力線１９５の出力は、２重ＯＲドライ
バ１９６の１つの入力端に印加される。

第３図に示すように、２重ＯＲドライバ１９６は、−対
のＮＯＲゲート１９６ａと１９６ｂを含む、各ＮＯＲゲ
ートの１つの入力端は、起動端子１７２に接続されてい
る。ＮＯＲゲート１９６ａのもう１つの入力端は、リー
ド線１８７に接続されている。−方、出力！１９５は、
ＮＯＲゲート１９６ｂの第２入力端に接続されている。

ＮＯＲゲー）１９８ａの出力線は、ＮＰＮトランジスタ
Ｑａのベース電極に接続され、トランジスタＱａのエミ
ッタは接地端子１９９に接続されている。

主リレー・コイルに１は、逆バイアスされたスナバ・ダ
イオードＣｒｔ２と並列で、トランジスタＱａのコレク
タから端子１９７を介してスイッチ７２ａに接続されて
いる。スイッチ７２ａは、起動スイッチ７２と連動し、
それが閉じると、コイルに１がバイアス電源８４の＋２
４ボルト電源端子１９９ａに接続される。スイッチ７２
ａは、起動スイッチ７２が開いているとき、コイルに１
の回路が開くようにする。上記に説明したように、起動
スイッチ７２は、デバウンス・フリップ・フロップ７３
を介して起動端子１７２に接続されている。

ＮＯＲゲート１９６ｂの出力線は、ＮＰＮトランジスタ
Ｑｂのベース電極に接続さ−れ、トランジスタＱｂのエ
ミッタは、接地端子１９９に接続されている。ＨＦＣリ
レー・コイルに２は、トランジスタＱｂのコレクタと＋
２４ボルトのバイアス端子１９９ａの間に接続されてい
る。スナバ・ダイオードＣｒｔ３は逆バイアスされ、コ
イルに２の両端間に接続されている。Ｎ０Ｆｔゲー）１
９６ａへの両方の人力が低レベルの場合、トランジスタ
Ｑａは導通してコイルに１の回路を完成させ、スイッチ
１４が閉じる。−方、ＮＯＲゲート１９６ａへのどちら
か一方もしくは両方の入力が高レベルの場合、トランジ
スタＱａは非導通になり、リレー・コイルに１の回路を
開いて、スイッチ１４が開く。

同様に、ＮＯＲゲート１９６ｂへの両方の人力が低レベ
ルの場合、トランジスタＱｂは導通してＨＦＣリレー・
コイルに２を付勢させ、スイッチ４０を閉じる。すなわ
ち、ＨＦＣ信号が端子１９０上にある場合、ＮＡＮＤゲ
ート１８６は、障害がないことを示し、線２１上の遅延
信号が終了し、スイッチ４０が閉じる。ＮＯＲゲート１
９６ｂへのどちらか一方もしくは両方の入力が高レベル
の場合、トランジスタＱｂは非導通になり、スイッチ４
０が開く。

診断論理機構６０の論理回路に使用されているＮＡＮＤ
ゲートとＡＮＤゲートの動作が、第４Ａ図と第４Ｂ図に
説明されている。第４Ａ図のＮＡＮＤゲート２００は、
人力Ａ１とＢ１および出力Ｆ１を有する。ＮＡＮＤ真理
値表に示しであるように、ｒＯＪは低ＴＴＬ　（接地）
レベル、「１」は高ＴＴＬ（＋５ボルト直流）を表し、
入力端Ａ１と８１の両方に高レベル信号があるときだけ
、出力端Ｆ１に低レベル信号が生成される。−方、入力
Ａ１と８１の他の組合せのときは、すべて出力端Ｆ１に
高レベル信号が生成される。第４Ｂ図のＡＮＤゲート２
０２は、入力Ａ２と８２が両方共高レベルのときだけ、
Ｆ２で高レベル出力を生成する。他のいかなる入力信号
の組合せのときでも、出力端Ｆ２に低レベル信号が発生
する。

第７図は、第２図に示す論理回路に部分的に対応するＢ
ＣＤコード信号の単一デイジットの形成と保持を示すが
、第７図を第８図のタイミング図と一緒に使って、この
動作を説明することにする。

第７図で、ＮＡＮＤゲート１３８は、ＢＣＤ数字決定用
論理回路の１つであり、センス線１１３と、それぞれセ
ンス線１０２．１０３および１０１に対応するリード線
１３７．１４１および１３９から入力を受は取る。ＮＡ
ＮＤゲート１３８からの線１４９上の出力が、セットＮ
　Ａ　Ｎ　Ｄゲート１５０に印加される。　Ｎ　Ａ　Ｎ
　Ｄゲート１５０は、リード４＄２０６’ｌｒ：介して
２つのＮＡＮＤゲート２１０と２１２から成るセット・
リセット・ラッチ１６２にセット信号を供給する。リー
ド線１２１上のＮ’ＡＮＤゲート２１０がらの保持出力
が、ＮＡＮＤゲート２１２の一方の入力端に印加される
。ＮＡＮＤゲート２１２の出力２１６は、リード線Ｑ１
に１つのＢＣＤデイジットを、またリードＰＡ２１５を
介してＮ　Ａ　Ｎ　Ｄゲート２１ｏの第２入力端にフィ
ードバック信号を供給する。ＮＡＮＤゲート２１２の第
２人力）ＪＩ２１３は、ラッチのリセット入力線であり
、第２図を再び参照すると、リー゛ド線１７５を介して
リセット信号を受は取るように接続されている。リード
線Ｑ１上のＢＣＤデイジットは、また他のＢＣＤデイジ
ット線Ｑ２、Ｑ４およびＱ８からのフィードバックとと
もに、フィードバック信号としてＮＡＮＤゲート１８６
に印加される。ＮＡＮＤゲート１８６の出力１８７は、
インバータ１８８とリード線１８９を介してセットＮ　
Ａ　Ｎ　Ｄゲート１５０に第２人力として印加される。

第５図では、−連のタイミング図で、障害がないときの
電源投入および電源切断過程を示している。「起動」波
形２２０は、端子１７２に印加される起動信号の論理レ
ベルを示す。「バルク電圧」波形２２１は、リード線３
６と３８上の直流４８ボルト出力の電圧レベルを示す、
ｒＭＰＬＳ電圧」波形２２２は、ＭＰＬＳ４８の出力側
の論理電圧　。

線５２のうちの１本の電圧レベルを示す、「局部センス
」波形２２３は、不足電圧状態があるかどうか監視する
センス線５８のうちの１本の論理レベルを示す、遅延マ
スク機能は、線１２１上の論理レベルを示す「不足電圧
遅延−」波形２２４によって示される。波形２２５は、
電力良好信号の生成を示す。

時間Ｔ、で、交流線電圧が遮断され、起動端子１７２が
高レベルになり、バルク電圧とＭＰＬＳ電圧が低レベル
になる。センサ回路５６はバイアス電源８４からバイア
ス電圧を受は取るので、不足電圧センサが有効になり、
波形２２３で示されるように、局部センス信号は低レベ
ルになり、波形２２２で表される不足電圧状態を示す。

起動スイッチ７２が閉じる前は起動端子１７２は高レベ
ルなので、不足電圧遅延波形２２４は高レベルになる。

インバータ１７６の出力は低レベルであり、比較器１８
０の負端子に接続されているため、比較器１８０からの
線１２１上の出力は、高レベルになる。線１２１上のこ
の高レベル信号は、センサ信号が低レベルであるにもか
かわらず、ＯＲゲート１１５ないし１１９からの出力を
高レベルに維持する。波形２２５で示されるように、出
力線１８５上の電力良好信号は低レベルであるが、これ
はインバータ１８２で反転されるリード線１２１上の高
レベル信号が、低レベル信号としてＡ　Ｎ　Ｄゲート１
８４に印加されるからである。

時間Ｔ２で、起動スイッチ７２が閉じ、起動端子１７２
を接種させ、起動信号波形２２０を降下させる。このた
め、主リレー出力１９７のＯＲゲート・ドライバが主リ
レー８０を付勢して主スィッチ１４を閉じる。起動スイ
ッチ７２の閉成後すぐに、波形２２１のバルク電源３４
は、イン・ラッシュ・ソフト・スタート回路１６の影響
下で徐々に上昇し始める。時間Ｔ３で、ＭＰＬＳの電圧
波形２２２も徐々に上昇し始め、ＭＰＬＳ４６が、出力
電圧を生成し始めるためにバルク電源３４がらの直流３
２ボルトを必要とするため、波形２２１を遅延させる。

Ｔ４で、バルク電圧２２１は、イン・ラッシュ・ソフト
・スタート回路１６によって起こされた３Ｍ延Ｈの後に
、その最高値に到達する。Ｔ５で、ＭＰＬＳ電圧波形２
２２は、その最高値に到達する。不足電圧センサはもは
や不足電圧状態を感知しないので、局部センス波形２２
３は高レベル値に上がる。Ｔ６で、コンデンサｃ１の電
荷が基準人力１７９の電圧レベルに到達するため、ＩＪ
ｉ１１２１上の不足電圧遅延信号は低レベルになり、比
較器１８０の出力が低レベルになる。

不足電圧遅延■はＴ５の後まで続くので、Ｔ５の前に感
知された不足電圧は、障害指示および主リレー開放機能
を開始する働きをしない。診断論理機構６０に現在マス
クされていない不足電圧を監視するセンス信号に応答す
る時間の余裕を与えるため、コンデンサＣ２によって導
入された遅延Ｊの後に、Ｔ７で、波形２２５の電力良好
信号が高レベルになる。Ｔ日で、起動スイッチ７２が開
き、起動信号波形２２０を高レベルに戻して、リセット
・リードＡｊｌ１７５上にリセット信号を生成させ、ラ
ッチ１６０．１６２．１６４．１６６をリセットさせる
。これにより、波形２２４の不足電圧遅延信号も復元さ
れる。短かい伝播遅延の後に、波形２２５の電力良好信
号は、リード線１２１上の遅延信号のレベルの変化に応
じて、Ｔ、で、低レベルになる。リード線１２１は、イ
ンバータ１８２を介して電力良好ＡＮＤゲート１８４に
入力を供給する。はぼ同時に、バルク電圧波形２２１が
、バルク電源３４のコンデンサの放電に応じて降下し始
める。７１０で、波形２２２のＭＰＬＳ電圧が、そのコ
ンデンサの放電に応じて降下し始める。はぼ同時に、鉄
共振変圧器回路２０とバルク電源３４を監視する不足電
圧センサが、不足電圧状態を感知し、局部センス波形２
２３が降下する。バルク電圧波形２２１とＭ　Ｐ　Ｌ　
Ｓ　ｉｉ圧波形２２２は、Ｔ’ｔｘで、その低レベルの
値に到達して、Ｔ１゜で、通常の遮断状態に戻る。

障害が発生した場合の電源投入および遮断過程が第６図
に示されている。第６図において、波形２３０は、起動
端子１７２上の起動信号レベルを表す。波形２３１は、
論理電圧リード線５２のうちの１本のＭ　Ｐ　Ｌ　Ｓ電
圧出力を示す。波形２３２は、その１本の論理電圧リー
ド線に不足電圧状態があるかどうか監視するセンス線５
８上の局部センス信号を示す、波形２３３は、ラッチ１
６０．１６２．１６４または１６６のうちの１つによる
ＢＣＤ数字のラッチ動作を示す、波形２３４は、リード
線１２１上の不足電圧遅延信号を示す。波形２３５は、
電力良好出力綿１８５上の電力良好信号を示す。時間Ｔ
１３で、交流線が遮断され、起動波形２３０は高レベル
、ＭＰＬＳ電圧波形２３１は低レベル、不足電圧センサ
によって感知された不足電圧状態を表す局部センス波形
２３２は低レベル、ラッチされたＢＣＤコード波形２３
３は高レベルになり、不足電圧遅延波形２３４は高レベ
ルになって、線１２１上の遅延信号がアクティブである
ことを示し、電力良好波形２３５は低レベルになる。時
間Ｔ１４で、起動スイッチ７２が閉じて、起動端子１７
２の電圧と起動波形２３０が降下する。遅延にの後、時
間Ｔ１５で、Ｍ　Ｐ　Ｌ　Ｓ電圧レベル波形２３１が徐
々に上昇し始める。時間Ｔ１８で、監視中の論理電圧レ
ベルが、不足電圧センサの閾値まで上昇して不足電圧と
は感知されなくなり、局部センス波形２３２がその高レ
ベルに上昇する。しかし、不足電圧遅延信号波形２３４
は、依然、不足電圧遅延■の影響を受けており、Ｔエフ
まで高レベルを維持する。波形２３５は、コンデンサＣ
２によって導入される遅延に応答し、Ｔ”＋８まで高レ
ベルにならない。障害が発生すると、ＭＰＬＳ７４圧波
形２３１が降下し始め、Ｔ１９で、不足電圧センサの不
足電圧閾値に達する。Ｔ２０で、センサは反応し、局部
センス波形２３２がその低レベルの値まで降下して、不
足電圧障害状態の存在を指示する。その結果、Ｔ　２０
ａで波形２３３が低レベルになることによって示される
ように、ＢＣＤ数字のラッチ動作が行なわれる。このた
めに、伝播遅延の後Ｔ２１で波形２３５の電力良好信号
が低レベルになる。同時に、２重ＯＲドライバ１９６が
主リレー８０を減勢し、そのために電源スィッチ１４が
開き始める。Ｔ２２で、線１８９上のＭＰＬＳ３１ｇ断
信号により、波形２３１の論理電圧レベルがゼロに戻り
、Ｔ２２ａで、主スィッチ１４が交流線をオフにする。

Ｔ２３で起動スイッチ７２が開き、起動信号波形２３０
がその高レベルに上昇して、Ｔ　２３ａで、波形２３３
で示すようにラッチのリセットを開始し、波形２３４で
示すように不足電圧遅延信号を高レベルに戻す、− 第８図は、第７図に開運して検討すべきものであるが、
ラッチによる障害コード保持を示している。波形２３６
は起動端子１７２上の起動信号を示す。波形２３７は、
ＮＡＮＤゲート１３８の入力線１３７または１４１のう
ちどちらか一方の入力線上の、第７図の点Ａに現れるセ
ンス信号のレベルを示す。第２図で注意されるように、
これらの人力線は、それぞれ４８ボルト・キャリッジ線
３６と４８ボルト・ハンマ線３８の過電流状態を監視す
４゜波形２３８は、第７図の点ＢでのＢＣＤデコーダ信
号のレベルを示し、波形２３９は、点Ｃでのゲート・デ
コード信号を示す。点りでのＢＣＤコード・セット信号
は波形２４０で示され、点ＥでのＢＣＤコード保持信号
は波形２４１で示される０点ＧでのラッチされたＢＣＤ
コード数字は、波形２４３で示され、点Ｆでのリセット
信号は波形２４２で表される。

時間Ｔ２４で、起動スイッチ７２が閉じて、端子１７２
上の起動信号と波形２３６が降下する。波形２４２で示
されるリセット信号は、Ｔ２４でスイッチ７２が閉じた
とき、低レベルにありラッチをリセットしたが、Ｔ２５
でインバータ１７４を介する伝播遅延により高レベルに
なる。Ｔ２８で過電流障害が発生し、センス信号Ａは低
レベルになる。このため、第４Ａ図に示すようにＮ　Ａ
　Ｎ　Ｄゲート１３８の入力線の１つが「０」であるた
め、Ｔ２７でＢＣＤデコード信号信号筒レベルになる。

この時ゲート・デコード信゛号Ｃ（波形２３９参照）も
高レベルなので、ＮＡＮＤゲート１５０のセット出力り
は、波形２４０で示されるように、７２Ｂで低レベルに
なる。ＮＡＮＤゲート２１０の入力の１つが現在低レベ
ルにあるので、保持出力Ｅは、波形２４１で示されるよ
うに、７２９で高レベルになる。波形２４２で示される
ようにリセット信号Ｆも高レベルにあるので、Ｎ　Ａ　
Ｎ　Ｄゲート２１２の出力Ｇは、’Ｉ”３０で低レベル
になり、リード線２１６上にＢＣＤデイジットＱ１を供
給する。この低レベル出力Ｇが、リード線２１５を介し
てＮ　Ａ　ＮＤゲート２１０の他方の人力線にフィード
バックされるので、ＮＡＮＤゲート２１０の出力Ｅが高
レベルに保持され、リセット信号Ｆがリセット時に低レ
ベルになるまで、リード線２１６上のＢＣＤデイジット
Ｑ１をラッチする。ラッチされた出力Ｇも、９１人力と
してＮ　Ａ　Ｎ　Ｄゲート１８６にフィードバックされ
、Ｔ３１でその出力線１８７を高レベルにし、また波形
２３９で示されるように、インバータ１８８のゲート出
力Ｃを低レベルにする。Ｃが低レベルになると、Ｔ３２
でＮＡＮＤゲート１５０の出力りは高レベルになる。Ｔ
３２でも、２重Ｏｒｔドライバ１９６のトランジスタＱ
ａが、非導通収態になり、主リレー・コイルに１の回路
を開く、主リレー８０が動作するのに時間が必要なため
に、Ｔ３３でスイッチ１４が開く。そのために交流線が
開く即ちオフになるので、Ｔ３３で過電流状態が終了し
、センス波形２３７が高レベルになる。ＮＡＮＤゲート
１３８の入力線上のセンス信号Ａが現在高レベルにある
ので、Ｔ３４で、ＢＣＤデコード信号信号筒レベルにな
る。

起動スイッチ７２が７３５で開く場合、波形２３６で示
されるように、端子１７２上の起動信号は高レベルにな
る。Ｔ３６で、リセット波形２４２が降下して、ラッチ
１６０．１６２．１６４．１６６をリセットしＴ３７で
ラッチされたコード信号Ｇを高レベルにする。このため
、Ｔ３８で、ＮＡＮＤゲート２１０の線２１５からの人
力の信号が高レベルになり、Ｎ　Ａ　Ｎ　Ｄゲート２１
０からのＢＣＤ保持出力出力低レベルになる。ＮＡＮＤ
ゲートへの９１人力が現在高レベルなので、Ｔ３９で、
ＮＡＮＤゲート１８６からの出力は低レベルになり、ゲ
ート出力信号Ｃは高レベルになる。

ＢＣＤコードと障害番号の関係を表１に示す。

表　　　　　１ 皿’ｔｒａｙ＜　　ＢＣＤコード　　　　　　　　ｉｌ
　　　　　　　　？ｏ　　　　ｏｏｏｏ　　鉄共振、バ
ルク電源、Ｍ　Ｐ　Ｌ　Ｓすべて不足電圧 １　　　０００１　　鉄共振破壊、不足電圧２　　　０
０１０　　＋４８ボルト・直流ハンマ負荷の過電流 ３　　　００１１　　＋８．５ボルト論理負荷の過電流 ４　　　０１００　　＋４８ボルト直流キヤリツジ。

モータの過電流 ５　　　０１０１　　ＭＰＬＳ論理電圧の不足電圧また
は過電圧 ６　　　０１１０　　＋１２ボルト直流論理負荷の過電
流 ７　　　０１１１　　＋５ボルト直流論理負荷の過電流 ８　　　１０００　　＋４８ボルト直流バルク電源の不
足電圧 ９　　　１００１　−５ボルト直流論理負荷の過電流 ブランク　　　　　１１１１　　障害なし障害表示は、
電源システムの障害を診断するのに使用される。障害表
示「０」は、電源を入れた時に鉄共振変圧器組立体２０
の１次回路に交流電圧がない場合に発、生する。これは
、交流電力線ヒユーズが飛んだり、イン・ラッシュ・リ
レーが動作しなかったり、主接触器が動作しなかったり
、鉄共振変圧器組立体２０の１次回路が開いたりした場
合に発生する。

障害表示「１」は、電源が入って動作した後、鉄共振変
圧器組立体が不足電圧状態で障害を発生したことを示す
、この障害は、バルク直流４８ポルト負荷の短絡による
鉄共振変圧器の破壊、鉄共振変圧器組立体２０のコンデ
ンサ故障によ１鉄共振変圧器の破壊、または鉄共振変圧
器の１次または２次コイルの開放によって発生する。

「２」が表示されると、４８ボルト直流ハンマ負荷が、
電源投入または動作中に過電流である。

ハンマ・ソレノイド、ソレノイド回路自体またはハンマ
・ドライバ制御カードが故障している。

「３」が表示されると、８．５ボルト直流論理負荷が、
電源投入または動作中に過電流である。

これは、ＤＣＡおよびチャネル制御カードによって発生
する。

障害表示「４」は、４８ボルト直流キヤリツジ・モータ
負荷が電源投入または動作中に過電流であることを示す
。

「５」が表示されると、Ｍ　Ｐ　Ｌ　Ｓ電源４６に、電
源投入または動作中に過電圧または不足電圧障害がある
。不足電圧７１′ａ障害は、第２ダイオードの開放など
Ｍ　Ｐ　Ｌ　Ｓ電源の構成要素の障害によって起こる。

過電圧状態は、２本の出力電圧リード線５２の間の短絡
によって起こる。前述のように、論理電圧線５２が不足
電圧状態であるかどうか監視するセンス線１０５．１０
７．１０８．１０９からの情報、および＋５ボルト論理
電圧線が過電圧状態であるかどうか監視するセンス線１
０６からの情報が、ＡＮＤゲート１２４と１３２を使っ
て結合される。＋５ボルト論理電圧線の過電圧状態によ
り他の論理電圧線の過電圧状態が発生するので、すべて
の論理電圧線で過電圧状態かどうか監視する必要はない
。操作員は各論理電圧線を個別に検査して、障害信号の
発生源を突き止める。

「６」が表示されると、１２ポルト直流論理負荷が、電
源投入または動作中に過電流である。この障害は、１２
ポルト論理電圧を使用するバンド／リボン・カードまた
はディスク１０Ｐパネル・カードで発生する。

電源投入中に、＋５ボルト直流論理負荷が過電流である
場合、「７」が表示される。プリンタ論理ゲート５４の
プリンタ論理カードはすべて＋５ボルト論理電圧を使用
するので、障害はこれらのカードのどれかで発生する。

この場合、禄作者は、障害が修正されるまでカードを入
れ換えて、障害のあるカードを見つけ出す。

「８」が表示されると、バルク４８ボルト直流電源３４
に、不足電圧障害がある。これは、整流ダイオードの短
絡または開放、フィルタ・コンデンサの短絡または開放
、もしくはブリーダ抵抗の短絡によって発生する。

「９」が表示されると、−５ボルト直流論理負荷が、電
源投入または動作中に過電流である。この障害は、−５
ボルト論理電圧を使用する、モータ駆動カード、ハンマ
発射制御カードまたはＤＣＡカードおよびチャネル・カ
ードで発生する。この場合も、操作者は、カードをいろ
いろ入れ換えてみて、障害カードを突き止める。

ブランク表示は、電力が切れたか、またはシステムが障
害なしに動作していることを意味する。

ここに開示した実施例は、診断論理機構６０のコストを
下げるために４桁のＢＣＤコードを使用する。より高価
な５桁のＢＣＤコード・システムを使用すると、診断論
理機構で、−層多くの障害指示数値を供給できる。個々
の論理カードの障害状態について特定の情報を提供する
ために、追加のセンス線を追加できる。

本発明の診断論理機構は、販売業者から妥当な価格で容
易に購入できる論理構成要素によって実現できる。たと
えば、本発明で開示した実施例の１つの実現方法として
は、ＡＮＤゲート１２４．１４４および１４８に７４Ｌ
Ｓ１１　３−３ＷＡＮＤゲート装置を、またＡＮＤゲー
ト１２２．１３２．１３６および１８４に７４ＬＳ１１
４−２Ｗ　　ＯＲゲート装置を使用する。３つの７４Ｌ
Ｓ３２４−２ＷＯＲゲート装置を、ＯＲゲート１１５な
いし１１９．１２８．１９２および１９４に使う。ＮＡ
ＮＤゲート１３８．１４２．１４６および１８６には、
−対の７４ＬＳ２０２−４Ｗ　　ＮＡＮＤゲート装置を
使用し、Ｎ　Ａ　Ｎ　Ｄゲート１５０．１５２．１５４
および１５８には、７４ＬＳＯＯ４２Ｗ　　ＮＡＮＤゲ
ート装置を使用する。６つのインバータ１３０．１５６
．１７４．１８２および１８８には、７４ＬＳＯ４ＨＥ
Ｘ　　インバータ装置を使用する。セット・リセット・
ラッチ１６０．１６２および１６６には、１つの７４Ｌ
Ｓ２７９　４−５Ｒラッチ装置を使用する。ＵＮＤ５７
１３　２重ＯＲドライバを２重ＯＲドライバとして、ま
た７４ＬＳ４７　　ＢＣＤ−７セグメント・デコーダを
デコーダ１６８として使用する。障害表示装置６４には
、ＨＰ５０８２−７６１０７セグメント表示装置を使用
する。このシステムは、マイクロプロセッサやカスタム
設計のＰＲＯＭを使用するシステムよりかなり安価であ
る。

本発明を、とくに好ましい実施例に関して図示し説明し
てきたが、当業者には当然のことながら、本発明の範囲
を逸脱することなく、形態と細部に変更を加えることが
できる。上述のように、本発明は、不足電圧、過電圧お
よび過電流収態の監視に限定されるものではなく、電源
システムの熱試態なと他の状態も監視できる。

Ｆ６発明の効果 本発明は、複雑で、高価なマイクロプロセッサ、プログ
ラム記憶式コンピュータまたはソフトウェアによる支援
を使わず、容易に人手でき単純で比較的安価な論理構成
要素を用いた、電源と障害分離指示器を提供することが
できる。したがって、本発明の装置は、専門家でない従
業員や産業ロボットによって容易に製造でき、コストが
大幅に節減される。このシステムの論理回路はＮ　Ａ　
Ｎ　Ｄ論理ゲートを利用するので、この装置は、Ｅ−Ｖ
ＬＳ■（超々大規模集積回路）に容易に変換でき、回路
の容積が大幅に減少する。

【図面の簡単な説明】

第１図は、本発明の電源と障害分離指示器を示す構成図
である。 第２図は、本発明のシステムの診断論理機構を示す概略
回路図である。 第３図は、第２図の診断論理機構の２重ＯＲドライバの
詳細とその電源システムのリレー・コイルとの関係を示
す概略回路図である。 第４Ａ図は、Ｎ　Ａ　Ｎ　ＤゲートとＮ　Ａ　Ｎ　Ｄゲ
ートの動作を示す真理値の説明図である。 第４Ｂ図は、ＡＮＤゲートとＡＮＤゲートの動作を示す
真理値の説明図である。 第５図は、障害がないときの電源投入および切断過程の
動作を示すタイミング波形図である。 第６図は、障害があるときの電源投入および切断過程の
動作を示すタイミング波形図である。 第７図は、本発明のコード信号のＢＣＤ数字のラッチ動
作を示す論理回路図である。 第８図は、第７図のＢＣＤのラッチ動作を示すタイミン
グ波形図である。 １０・・・・１２０ボルト交流線、１−２・・・・回Ｗ
Ｉ遮断器、８０・・・・主リレー、１４・・・・主スィ
ッチ、１６・・・・イン・ラッシュ・ソフト・スタート
回路、２２・・・・４８ボルト交流出力線、２４・・・
・出力線、２０・・・・鉄共振変圧器組立体、２６・・
・・交流モータ方向制御装置、３２・・・・キャリッジ
交流モータ、３４・・・・バルク電圧電源、３８・・・
・ハンマ４８ボルト直流線、４２・・・・キャリッジ直
流モータ、４３・・・・ハンマ・ソレノイド、３６・・
・・第１の４８ボルト直流出力線、７６・・・・ＨＦＣ
（ハンマ発射制御）リレー、４６・・・・複数電力レベ
ル・コンバータ（ＭＰＬＳ　’）、４８・・・・パルス
幅変調器（ｐｗＭ）、５０・・・・直流／直流コンバー
タ、５４・・・・プリンタ論理ゲート、６０・・・・診
断論理機構、５６・・・・センサ回路、６４・・・・表
示装置、６６・・・・７セクシヨン指示器、７２・・・
・起動スイッチ、８２．８５．８６．９４・・・・リー
ド線、８４・・・・交流／直流バイアス電源、８７．９
１．９３・・・・ビック・オフ装置、２０・・・・鉄共
振変圧器組立体、３８・・・・ハンマ電圧電源線、１０
１ないし１１３・・・・センス線、１１５．１１６．１
１７．１１８．１１９・・・・起動遅延ＯＲゲート、１
２０・・・・起動遅延回路、１２５．１２６・・・・出
力線、１２２．１２４．１３２．１３６．１４４．１４
８．１８４・・・・ＡＮＤゲート、１３８．１４２．１
４６．１８４・・・・ＮＡＮＤゲート、１２８．１９２
．１９４・・・・ＯＲゲート、１５６．１７６・・・・
インバータ、１５８．１５４．１５２．１５０・・・・
セットＮ　Ａ　Ｎ　Ｄゲート、１６０，１６２．１６４
・・・・セット・リセット・ラッチ、１６８・・・・Ｂ
ＣＤ−７セグメント・デコーダ、Ｒ１、Ｒ２、Ｒ３、Ｒ
４、Ｒ５、Ｒ６、Ｒ７、Ｒ１２・・・・抵抗器、１７０
・・・・ジャック、８％　５％　０％　ｄ、ｅ％　ｆ、
ｇ・・・・ビン、６６ａ、６６ｂ、６６ｄ、６６ｅ、６
８ｆ。 ６６ｇ・・・・表示域、１７２・・・・起動入力端子、
Ｃ１、Ｃ２、Ｃ３・・・・コンデンサ、Ｑｌ、Ｑ２、Ｑ
ａ、Ｑ４、Ｑａ・・・・リード線、１９０・・・・ＨＦ
Ｃ端子、１９６−・−２重ＯＲドライバ、１９６ａ。 １９６ｂ・・・・ＮＯＲゲート、Ｑａ、Ｑｂ・・・・Ｎ
ＰＮトランジスタ、ＣＲ２・・・・逆バイアス・スナバ
・ダイオード、Ｋ１・・・・コイル、７゛３・・・・デ
パウンス・フリップ・フロップ、２００・・・・Ｎ　Ａ
　Ｎ　Ｄゲート、２０２・・・・ＡＮＤゲート。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　岡　　１）　次　　生（外１名）

Claims (2)

【特許請求の範囲】
1. （１）各々が電源システムの所定の各箇所に対応し、前
   記対応する箇所が通常の状態であることを表す第１論理
   レベルおよび障害の状態であることを表す第２論理レベ
   ルになる複数本のセンス線と、前記センス線に接続され
   、前記センス線が前記第２論理レベルになるのに応じて
   、前記障害の状態が発生した前記対応する箇所を表すコ
   ード信号を生成する論理回路手段と、 前記コード信号に応じて、前記電源システムを遮断する
   遮断手段と、 前記コード信号に応じて、前記障害の状態が発生した前
   記対応する箇所を指示する指示手段と、を備えた電源制
   御障害分離指示装置。
2. （２）前記論理回路手段が前記コード信号を記憶するラ
   ッチ手段を含み、前記遮断手段および前記指示手段が前
   記ラッチ手段に記憶された前記コード信号に応答する、
   特許請求の範囲第（１）項記載の装置。