JPS63734A - エラ−リトライ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的］ （産業上の利用分野） 本発明は、計算機システム等においてエラーか発生した
際のエラーリトライ方式に関する。

（従来の技術） 従来、計算渫システム（ユ第３図に示すようにクロック
発生回路１から出力されるクロック１００がＣＰＵ、入
出力装置等か搭載されている基板２−１．２−２・・・
２−ｎに供給されて動作する。

前記クロック発生回路１は第４図に示す如く溝成されて
いる。即ち、基準信号発振器１１から発生された基準信
号はインバータ１２により反転された１多、フリップフ
ロップ１３により１／′２に分周されてクロックとなる
。このクロックがインバータ１４により反転されクロッ
ク１００となって各基板２−１〜２−ｎに供給される。

このクロック１００は各基板に設けられているゲート５
の一方の入力端子に入力され、このゲート５のイ山方の
入力端子にはクロック供給開始信号発生器４からの起動
信号２００か入力されるようになっている。ここで、電
源スーイッチ３がオンとなると、クロック発生回路１か
ら直ちにクロック１００か基板２−１〜２−ｎに供給さ
れる。しかし、この時基板２−１〜２−ｎ（ユ電源オン
時の過渡期にある。従って、この過渡期を避けるために
Ｎ源オンから一定８寺間後クロック供〒ａ開始信号発生
器４よりタロツク洪恰開始信号２００が出力されてゲー
ト５を開き、この時点より各基板にクロック１００が供
給されるようになっている。

このような計ＥＥｆｆＩシステムにてエラーが発生した
場合、図示されないファームウェアによりリトライ動作
が行われる。しかし、このリトライ時にも基準信号発生
器１１の基準信号により決まる同一周波数のクロック１
００を用いるため、ノイズ等によりエラーが発生した場
合、リトライ時も同じタイミングで基板２−１〜２−ｎ
が動作する。このため、同一のエラーが発生してリトラ
イが失敗する可能性が多かった。

（発明が解決しようとする問題点） 上記の如〈従来のエラーリトライ方式によれば、エラー
を起こした時と同一周波数のクロックを用いてリトライ
を行うため、リトライ対象システムの動作タイミングが
エラーを起こした時と同一となり、同様のエラーを起こ
してリトライが失敗する可能性が多く、システムの稼動
率が悪化するという欠点があった。そこで、本発明は上
記の欠点を除去するもので、リトライ成功率を向上させ
てシステムの稼動率を向上させることができるエラーリ
トライ方式を提供することを目的とする。

［発明の溝成コ （問題点を解決するための手段） 本発明のエラーリトライ方式は、各々異なる周波数を有
するクロック発生用の基準信号発生器を２台設け、シス
テムのエラー発生時のリトライ時には低周波の基準信号
発生器により作出されるクロックを用いてシステムのリ
トライを行う方式％式％ 本発明のエラーリトライ方式において、リトライ時のク
ロックはエラーを起こした時のクロックよりも低周波の
クロックを使用しているため、エラー発生時とは異なる
タイミングでシステムを動作させることができる。従っ
て、リトライ時に同一のエラー発生確率が減り、リトラ
イ成功確率が向上する。

（実施例） 以下本発明の一実施例を図面を参照して説明する。第１
図は本発明のエラーリトライ方式を適用したクロック発
生回路の一実施例を示したブロック図でおる。２１はク
ロック１００を作出するための基・Ｗ（ｇ号４００を発
生する基準信号発振器、２２はクロック３００を作出す
るための基準信号５００を発生する基準信号発振器、２
３は基準信号４００を反転して得られる信号を１７２に
分周して分周信号１０１を作出するフリップフロップ、
２４はファームウェア２７から出力されるリトライ信号
６０１を保持するフリップフロップ、２５はリトライ時
フリップフロップ２６を動作させると共に、マルチプレ
クサ２８をフリップフロップ２６側に切り換える信号を
発生するフリップフロップ、２６は基準器＠５ＯＯの反
転信号を１７′２に分周するフリップフロップ、２７は
クロック供給対象計算機システムのエラー発生を知らせ
る信号５０を受けて、前記システムのリトライ動作を行
うファームウェア、２８は分周信＠１０１又は３０１の
いずれか一方を這択して出力するマルチプレクサ、２つ
はフリップフロップ２３の動作開始、停止を制御するア
ンドゲート、３ｏはフリップフロップ２６の動作開始、
停止を制御するアンドゲート、３１は基準信号４００を
反転させるインバータ、３２は基準信号５００を反転す
るインバータ、３３はマルチプレクサ２８からの信号を
反転させてクロック信号１００又は３００とするインバ
ータでおる。３４は電源スィッチで本回路及び図示され
ない計算機システムの電源をオンする電源スィッチ、３
５は電源がオンされてから一定時間後にクロック供給開
始信号２００を前記計算機システムに出力するクロック
供給開始信号発生器である。

次に本実施例の動作について説明する。通常、基準信号
発振器２１及び基準信号発振器２２は常に動作してあり
、第２図（Ａ）　、（Ｂ）に示す如くそれぞれ基準信号
４００　、５００がインバータ３１．３２に出力されて
いる。但し、基準器＠５００の周波数は基（ＩＬ信号４
００の周波数よりも低くなっている。また、電源オン時
、電源スィッチ３４からの信号によりフリップフロップ
２４．２５．２６はクリアされる。ファームウェア２７
からリトライ信号６０１が出力されていない時、フリッ
プフロップ２４はリセットされていて端子Ｑから出力さ
れる信号がハイレベルとなっている。このため、アンド
ゲート２９は開かれてあり、フリップフロップ２３は動
作状態となっている。−方、この時フリップフロップ２
５は１ノセツトされていて端子Ｑから出力される制御信
号６０３がローレベルでおるため、アンドゲート３ｏは
閉鎖されてあり、フリップフロップ２６は動作停止状態
となっている。従って、フリップフロップ２３の端子Ｃ
Ｋに入力される基準信号４００のインバータ３１による
反転信号は１／２に分周されて端子Ｑから第２図（Ｃ）
に示すような分周信＠１０１となって出力される。この
時、フリップフロップ２５はリセット状態で端子Ｑから
出力される制御信号６０４がハイレベルとなっている。

このためマルチプレクサ２８は分周信号１０１を選択し
てこれをインバータ３３に出力する。インバータ３３は
分周信号１０１を反転してクロック１００とし、これを
図示されない計１１ｔシステムに出力する。このような
状態で計算機システムにエラーが発生し、エラー報知信
号５０がファームウェア２７に入力されると、ファーム
ウェア２７は第２図（Ｄ）の時刻ｔ１にてリトライ信号
６０１を出力する。このため、フリップフロップ２４は
、第２図（Ｃ）の時刻ｔ２に発生されるフリップフロッ
プ２３の端子Ｑから出力される信号に同期してセットさ
れ、第２図（Ｅ）に示す如く端子Ｑからリトライ保持信
号６０２をフリップフロップ２５の端子Ｊに出力する。

これにより、クリップフロップ２５は第２図（Ｂ）に示
す時刻ｔ３てインバータ３２から供給されろ反転基準信
号５００に同期してセットされ、端子Ｑから制御信号６
０３かアンドゲート３０に入力されて、このアンドゲー
ト３０が開かれ、７１ノツプフロツプ２Ｇを動作状態と
する。同時に、時刻ｔ３にてフリップフロップ２５の端
子Ｑから出力される制御信号６０４が第２図（Ｆ）で示
す如くローレベルとなる。

このため、マルチプレクサ２８はこの時点から分周信号
３０１を選択して出力するように切り換わる。

このような状態でフリップフロップ２６のクロック端子
ＣＫにインバータ３２による基準信号５００の反転信号
が入力されると、第２図ＣＧ）の時Ｆ、すｉ　４からフ
リップフロップ２６の端子Ｑより反転基準１言号５００
の分周信号３０１が出力される。従って、この時刻ｔ４
時点で、インバータ３３は第２図（Ｈ）に示す如くクロ
ック３００を図示されない計算顕システムに出力し出す
。

本実施例によれば、通常、図示されない計算機システム
は基準信号発掘器２１から発生される基準信号４００に
より決まる周波数のクロック１００により動作している
が、リトライ時には基４リムｉづ発振器２２から発生さ
れる基準信号５００により周波数が決定されるクロック
３００が図示されない計障波システムに出力されてリト
ライ動作か行われる。しかも、クロック３００はクロッ
ク１００に比べてその周波数か低くなっているため、計
算はシステムの動作タイミングがエラー発生時に比へて
責なっている。このため、リトライ時に同一のエラーが
発生する確率を削減してリトライ成功率を高めることが
でき、前記計算波システムの稼！り率を向上させること
ができる。なお、上記実施例では、第２図の（旧に示す
如く、時刻ｖ２から時刻ｔ４まてのクロック切り換え時
にクロック１００よりパルス幅が長い、即ち時刻ｔ２か
らｔ４までの長いパルスを発生させてこの切り換え時に
クロックの供給を受ける計算薇システムが動作不能状態
に落ち入ることを防止している。即ち、このクロック切
り換え時期にクロック１００よりも短い周期のパルスか
発生すると、通常クロック１００のパルス幅で動作する
計算数システムはこのパルスに追従できなくなり、この
時点で計算酸システムが動作しなくなることがのるが、
本実施例ではこのようなことか起きろことを回避してい
る。

［発明の効果］ 以上記述した如く本発明のエラーリトライ方式によれば
、リトライ時のクロックなエラーを起こした時に使用し
ているクロックよりも周波数の低いクロックとし、これ
８エラーを起こした計碌殿システムに供給して１月ヘラ
イを（１つことにより、リトライ成功率を向上させて計
算ハシステムの稼ｖＪ率を向上し得る効果かめる。

【図面の簡単な説明】

第１図（ユ本発明のエラーリトライ方式８通用したクロ
ック発生回路の一実施例を示したブロック図、第２図は
第１図の動作タイミングチャート、第３図は従来の計痺
殿システムの概略閉成例を示したブロック図、第４図は
第２図に示したクロック発生回路の詳細例を示したブロ
ック図である。 ２１．２２・・・基準信号発撮器 ２３．２４．２５．２６・・・フリップフロップ２γ・
・・ファームウェア ２８・・・マルチプレクサ ２９．３０・・・アンドゲート 代理人弁理士　　本　１）　　京 第１図

Claims (1)

【特許請求の範囲】
1. システムのエラー発生時、再度クロックを同システムに
   送ってシステムを正常動作に復帰させるリトライを行う
   エラーリトライ方式において、通常高周波の基準信号発
   生器により作出されるクロックを前記システムに供給し
   、システムのエラー発生時のリトライ時には低周波の基
   準信号発生器により作出されるクロックを用いてシステ
   ムのリトライを行うことを特徴とするエラーリトライ方
   式。