JPS63747B2

JPS63747B2 -

Info

Publication number: JPS63747B2
Application number: JP17531480A
Authority: JP
Inventors: Tooru Hagihira
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1980-12-12
Filing date: 1980-12-12
Publication date: 1988-01-08
Also published as: JPS5798883A

Description

【発明の詳細な説明】この発明は指針式電子時計に関するものであ
る。

近年、パルスモータの回転により指針をステツ
プ的に運針するようにした指針式の電子時計が
種々製品化されている。

然し乍ら、上記従来の電子時計は時刻訂正をリ
ユウズにより機械的に行なうようになつており、
この為、時刻訂正部の機構が複雑化すると共に時
刻訂正も精度よく行なえないという欠点があつ
た。

そこで、例えば特開昭54―80163号公報に記載
されている如く、電子針合せを行なうことが考え
られている。この電子針合せは、１分、10分、時
の修正桁を選択すると、ダウンカウンタに夫々
“１”，“10”，“60”の値が設定され、パルスモー
タ駆動回路に１パルス送る毎にダウンカウンター
を−１してダウンカウンタが“０”になつたら、
早送りを停止するものである。

従つて、上記構成ではダウンカウンタを必要と
するばかりか、選択した桁に応じた値をダウンカ
ウンタにプリセツトする回路を必要として回路が
複雑となるものである。

この発明は上記の点に鑑みてなされたもので、
機構及び回路が簡単でしかも、操作が簡単で時刻
訂正が行なえる指針式電子時計を提供することを
目的とする。

以下、この発明の一実施例を第１図及び第２図
を参照して説明する。第１図はこの発明を適用し
た２針式の電子時計における時刻訂正部の回路構
成を示した図である。図において符号SW₁〜SW₃
は、時計外部に備えられたマニユアルスイツチで
あり、スイツチSW₁は通常モードと時刻訂正モー
ドとを切換えるモード切替スイツチ、またスイツ
チSW₂は時刻訂正モードにおいて、訂正すべき時
間単位を選択する選択手段である選択スイツチ、
さらにスイツチSW₃は前記選択スイツチSW₂によ
つて選択された指針に対して時刻訂正を行う訂正
スイツチである。前記モード切替スイツチSW₁の
操作信号は、ワンシヨツト回路１を介してトリガ
フリツプフロツプ（以降、単にＴ―FFと略称す
る）２の入力端子Ｔに与えられ、その出力状態を
反転させる。なお、このＴ―FF₂はそのＱ側出力
信号が“１”のときに時刻訂正モード、また、そ
の側出力信号が“１”のときに通常モードであ
る。

また、前記選択スイツチSW₂の操作信号は、ワ
ンシヨツト回路３を介して３ビツトシフトレジス
タ４に与えられ、この３ビツトシフトレジスタ４
の内容を１ビツトずつシフトさせる。このシフト
レジスタ４は修正指定信号発生手段であり各ビツ
ト出力のうち、２ビツト目の出力は分修正を指定
する分修正指定信号T₁、また３ビツト目の出力
は時修正を指定する時修正指定信号T₂として取
り出される。

なお、このシフトレジスタ４には、前記Ｔ―
FF２の側出力信号が与えられており、シフト
レジスタ４は前記信号が“１”の時、初期状態に
復帰するようになつている。

また、前記訂正スイツチSW₃の操作信号は、ワ
ンシヨツト回路５を介してアンド回路６及びオア
回路７に与えられると共に例えば32P（パル
ス）／1S（秒）の早送りパルスａが入力されてい
るアンド回路８にゲート制御信号として与えられ
る。従つて、アンド回路８は訂正スイツチSW₃が
操作されている間、早送りパルスａを出力し、タ
イマ９に与える。このタイマ９は予めタイマ時間
（例えば１秒）が設定記憶されている減算カウン
タ等によつて構成されており、早送りパルスａの
計数を開始してからタイマ時間経過後にタイマ信
号を出力する。また、タイマ９には訂正スイツチ
SW₃の操作信号がインバータ１０を介してリセツ
ト信号として与えられており、訂正スイツチSW₃
が操作されている間、タイマ９のリセツト状態が
解除される。そしてタイマ９から出力されるタイ
マ信号は、RS型フリツプフロツプ（以降単にRS
―FFと略称する）１１のセツト端子Ｓに与えら
れ、訂正スイツチSW₃がタイマ９の設定時間（タ
イマ時間）以上操作されたとき、RS―FF１１を
セツトする。このRS―FF１１のＱ側出力信号
（セツト信号）は、前記ワンシヨツト回路５から
のパルス信号と同様に、アンド回路６及びオア回
路７に与えられる。そして、アンド回路６からの
出力信号は、前記Ｔ―FF２の側出力信号と共
にオア回路１２を介して前記RS―FF１１のリセ
ツト端子Ｒに与えられ、RS―FF１１をリセツト
する。

他方、前記オア回路７の出力信号は、前記Ｔ―
FF２のＱ側出力信号が入力されることにより規
制解除されるアンド回路１３に与えられる。この
アンド回路１３からの出力信号はRS―FF１４を
構成する２つのノア回路１４ａ，１４ｂのうち一
方のノア回路１４ａに与えられ、その出力状態を
反転させる。このRS―FF１４は一方のノア回路
の出力が他方のノア回路の入力端子に与えるよう
に構成されていると共に、ノア回路１４ｂの入力
端子にはＴ―FF２の側出力信号のほか、後述
するアンド回路１５及び１６の出力信号が夫々与
えられる。

前記RS―FF１４を構成するノア回路１４ａの
出力信号は、早送りパルスａが入力されているノ
ア回路１７にゲート制御信号として与えられる。
このノア回路１７の出力信号は、例えば1P／20S
の通常パルスｂが入力されているオア回路１８を
介して駆動パルス制御回路１９に与えられてお
り、この駆動パルス制御回路１９はオア回路１８
の出力信号に従つて駆動パルスφ₁，φ₂を交互に
出力し、パルスモータ２０を構成するコイルに与
える。なお、パルスモータ２０は既知のように、
前記コイルのほか、ステータ２０ａ、ロータ２０
ｂとから構成されており、前記ロータ２０ｂの回
転により、図示しない分針をステツプ的に運針す
る。なお、時針は、輪列機構を介して分針に従動
して運針される。

また、前記ノア回路１７の出力信号は、通常パ
ルスｂがインバータ２１を介して入力されている
アンド回路２２に与えられており、このアンド回
路２２の出力信号はｎ進カウンタ２３に計数され
る。なお、ｎ進カウンタ２３はパルスモータ２０
が1P／20Sの通常パルスｂに従つて駆動、すなわ
ち、指針が３ステツプ駆動することにより１分運
針するものであれば、３進カウンタによつて構成
されている。このｎ進カウンタ２３から出力され
るキヤリー信号は、前記３ビツトシフトレジスタ
４の分修正指定信号T₁が入力されることによつ
て規制解除される第１のゲート回路であるアンド
回路１５を介してRS―FF１４のノア回路１４ｂ
に与えられると共に、60進カウンタ２４に与えら
れ計数される。この60進カウンタ２４から出力さ
れるキヤリー信号は３ビツトシフトレジスタ４の
時修正指定信号T₂が入力されることによつて規
制解除される第２のゲート回路であるアンド回路
１６を介してRS―FF１４のノア回路１４ｂに与
えられる。なお、前記Ｔ―FF２の側出力信号
はｎ進カウンタ２３及び60進カウンタ２４のリセ
ツト端子に与えられ、それらの内容をクリアす
る。

次に、時刻訂正動作について第２図に示すタイ
ムチヤートを参照にして説明する。まず、通常モ
ードにおいては、Ｔ―FF２の側出力信号が
“１”にセツトされており、このため、この信号
が与えられているRS―FF１４のノア回路１４ｂ
の出力信号は“０”となり、他方ノア回路１４ａ
の出力信号は“１”となる。従つて、ノア回路１
７の出力信号が“０”となり、通常パルスｂのみ
がオア回路１８を介して駆動パルス制御回路１９
に与えられる。それ故、駆動パルス制御回路１９
からは通常パルスｂに応じた駆動パルスφ₁，φ₂
が出力されてパルスモータ２０に与えられ、分針
をステツプ的に運針させる。このとき、通常パル
スｂが1P／20Sのパルスであれば、分針は20秒運
針、すなわち、３ステツプ駆動して１分運針する
ようになる。

しかして、分針を訂正する場合には、通常モー
ドにおいて、モード切替スイツチSW₁を操作して
Ｔ―FF２の出力状態を反転させ、そのＱ側出力
信号が“１”となる時刻訂正モードに切り替え
る。これにより、アンド回路１３が規制解除され
る。なお、この時にはRS―FF１４における各ノ
ア回路１４ａ，１４ｂの出力状態は変化しない。
また、通常モードにおいては、３ビツトシフトレ
ジスタ４の１ビツト目に“１”がセツトされてい
るので、選択スイツチSW₂を１回操作し、シフト
レジスタ４の２ビツト目に“１”をセツトしてア
ンド回路１５を規制解除しておく。しかる後に、
訂正スイツチSW₃をワンタツチ操作する。この操
作により、ワンシヨツト回路５からは、第２図２
に示すようなパルス信号が出力され、オア回路
７、アンド回路１３を介してRS―FF１４のノア
回路１４ａに与えられる。このとき、RS―FF１
４において、ノア回路１４ｂの出力信号は“０”
となつているので、アンド回路１３からワンシヨ
ツトパルスがノア回路１４ａに与えられると、第
２図３に示すように、RS―FF１４の出力信号つ
まりノア回路１４ａの出力信号が“１”から
“０”に反転される。従つて、ノア回路１７から
は第２図４に示すようなパルス、すなわち、第２
図１に示す32P／1Sの早送りパルスａに対して逆
位相のパルスが出力される。このノア回路１７の
出力パルスはオア回路１８を介して駆動パルス制
御回路１９に与えられるので、駆動パルス制御回
路１９からは第２図５，６に示すような駆動パル
スφ₁，φ₂が交互に出力される。従つて、分針は
32P／1Sの早送りパルスａに応じて１秒間に32ス
テツプの早さで運針される。他方、ノア回路１７
の出力パルスは、アンド回路２２を介してｎ進カ
ウンタ２３に計数される。この場合、ｎ進カウン
タ２３は３進カウンタで構成されているので、ノ
ア回路１７から３発のパルスが出力されたとき、
ｎ進カウンタ２４からキヤリー信号が出力され、
アンド回路１５を介してRS―FF１４のノア回路
１４ｂに与えられる。この結果、RS―FF１４に
おいて、ノア回路１４ｂの出力信号が“０”とな
り、第２図３に示すように、RS―FF１４の出力
信号は、“０”から“１”に反転される。このた
め、ノア回路１７からは３発のパルスしか出力さ
れず、分針は３ステツプ、すなわち、１分運針さ
れて止まる。

なお、分針を訂正する際、訂正スイツチSW₃を
ワンタツチ操作ではなく、タイマ９の設定時間
（１秒）以上操作した場合には、タイマ９からタ
イマ信号が出力され、RS―FF１１をセツトす
る。このRS―FF１１のＱ側出力信号がアンド回
路１３を介してRS―FF１４のノア回路１４ａに
与えられるので、ノア回路１４ａの出力信号は訂
正スイツチSW₃を操作してからタイマ９の設定時
間が経過した後に、第２図３に示すように、再び
“１”から“０”に反転され、最初の１分訂正に
引き続いて訂正動作を開始する。そして、ノア回
路１７から３発のパルスが出力されると、ｎ進カ
ウンタ２３からキヤリー信号が出力され、RS―
FF１４のノア回路１４ｂに与えられるので、ノ
ア回路１４ｂの出力信号は“０”となる。然し乍
ら、このとき、RS―FF１１はセツト状態に保持
されているので、アンド回路１３の出力信号は
“１”のままである。従つて、RS―FF１４の出
力信号は、第２回３に示すように、“０”に保持
される。すなわち、RS―FF１１がセツト状態に
ある間、RS―FF１４の出力信号は“０”に保持
されるので、分針の早送り動作は１分運針した場
合でもストツプせず、そのまま運針し続ける。

そして、分針が訂正時刻に近ずいた場合には、
訂正スイツチSW₃をワンタツチ操作する。これに
より、ワンシヨツト回路５から出力されるパルス
信号に同期してRS―FF１１がリセツトされ、同
時に、アンド回路１３からの出力もなくなる。し
かる後に、ｎ進カウンタ２３からキヤリー信号が
出力されると、そのキヤリー信号がアンド回路１
５を介してRS―FF１４のノア回路１４ｂに与え
られ、ノア回路１４ｂの出力信号が“０”とな
る。このとき、アンド回路１３の出力信号は、
“０”となつているので、ノア回路１４ａの出力
信号つまりRS―FF１４の出力信号は“０”から
“１”に反転される。従つて、分針の早送り動作
はストツプし、分針はちようど整数分進んだ位置
で止まるようになる。しかして、この分針の停止
位置が訂正時刻と一致していない場合には、更に
訂正スイツチSW₃のワンタツチ操作を行ない、１
分づつ訂正していく。

次に、時針を訂正する場合には、選択スイツチ
SW₂を操作し、シフトレジスタ４の３ビツト目に
“１”をセツトしてアンド回路１６を規制解除し
ておく。その後、訂正スイツチSW₃をワンタツチ
操作する。この操作により、ワンシヨツト回路５
から第２図７に示すようなパルス信号が出力さ
れ、分針訂正の場合と同様にRS―FF１４の出力
信号も“１”から“０”に反転する（第２図８参
照）。これにより、ノア回路１７からは、第２図
９に示すパルス信号が出力され、駆動パルス制御
回路１９と共にｎ進カウンタ２３に与えられる
が、この場合、アンド回路１５の一方の入力端に
与えられている時修正指定信号T₁が“０”であ
るので、RS―FF１４はｎ進カウンタのキヤリー
信号によつてはその出力を反転しない。前記ｎ進
カウンタ２３のキヤリー信号は60進カウンタ２４
に与えられ計数される。そして、前記ノア回路１
７から60×ｎ発のパルスが出力され、60進カウン
タ２４からキヤリー信号が出力されると、このキ
ヤリー信号がアンド回路１６を介してRS―FF１
４のノア回路１４ｂに与えられ、その出力を
“１”から“０”に反転する。従つて、ノア回路
１４ａの出力信号つまりRS―FF１４の出力信号
も“０”から“１”に反転する。この間、駆動パ
ルス制御回路１９からは第２図１０，１１に示す
駆動パルスが出力され、分針は60×ｎステツプ、
すなわち60分運針されて止まる。その結果、時針
は１時間分運針されるので、１時間の訂正が行な
われたことになる。

この発明は以上説明したように、パルスモータ
により分針をｎステツプ駆動することにより１分
運針される指針式電子時計において、選択手段で
分修正と時修正とを選択して、修正スイツチを操
作すると記憶手段がセツトされ早送り修正すると
共に、早送りパルスをｎ進計数手段で計数すると
共にｎ進計数手段のキヤリー出力を60進計数手段
で計数するように構成しておき、分修正のときに
はｎ進計数手段のキヤリー出力で第１のゲート回
路から第１のリセツト信号を出力して記憶手段を
リセツトして早送りを停止し、時修正時には60進
計数手段のキヤリー出力で第２のゲート回路から
第２のリセツト信号を出力して記憶手段をリセツ
トして早送りを停止するようにしたので、従来の
如くダウンカウンタもダウンカウンタに所定値を
プリセツトする回路も必要ないので、簡単な構成
及び操作で時刻訂正を精度よく行なうことがで
き、特に腕時計等の小型時計に用いて効果的であ
る。

【図面の簡単な説明】

図面はこの発明の一実施例を示したもので、第
１図は、この発明を適用した指針式電子時計にお
ける時刻訂正部を示した回路構成図、第２図１〜
１１は各種信号の出力波形を示したタイムチヤー
トである。４…シフトレジスタ、１４…RS―FF、１４
ａ，１４ｂ…ノア回路、１９…駆動パルス制御回
路、２０…パルスモータ、２３…ｎ進カウンタ、
２４…60進カウンタ。

Claims

【特許請求の範囲】

１パルスモータにより分針をｎ（ｎは２以上の
整数）ステツプ駆動することにより１分運針され
る指針式電子時計において、分修正と時修正とを
選択する選択手段と、この選択手段で分修正及び
時修正が選択されている際に夫々分修正指定信号
及び時修正指定信号を発生する修正指定信号発生
手段と、単一の修正スイツチと、この修正スイツ
チが操作されたことを記憶する記憶手段と、この
記憶手段で前記スイツチ出力が記憶されている間
前記パルスモータの駆動回路へ早送りパルスを出
力するパルス供給手段と、このパルス供給手段か
ら出力されたパルスを計数するｎ進計数手段と、
このｎ進計数手段から出力されるキヤリー信号を
計数する60進計数手段と、前記修正指定信号発生
手段から発生される分修正指定信号が与えられ前
記ｎ進計数手段からキヤリー信号が出力された際
に前記記憶手段をリセツトして前記パルスモータ
の駆動回路への早送りパルスの供給を停止する第
１のリセツト信号を発生する第１のゲート回路
と、前記修正指定信号発生手段から発生される時
修正指定信号が与えられ前記60進計数手段からキ
ヤリー信号が出力された際に前記記憶手段をリセ
ツトして前記パルスモータの駆動回路への早送り
パルスの供給を停止する第２のリセツト信号を発
生する第２のゲート回路とを備えたことを特徴と
する指針式電子時計。