JPS637498B2

JPS637498B2 -

Info

Publication number: JPS637498B2
Application number: JP4215780A
Authority: JP
Inventors: Kazuo Hamasato; Shogo Usuda
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1980-04-01
Filing date: 1980-04-01
Publication date: 1988-02-17
Also published as: JPS56140763A

Description

【発明の詳細な説明】

本発明は、電話機等の各種端末機器に対し、交
換機側から回線電流を供給する際に適用される回
線電流供給方式に関するものである。回線電流の供給を必要とする端末機器が接続さ
れる変換機の加入者回路は、回線電流供給
（Battery feed.）、過電圧保護（Over voltage
protection.）、呼出信号送出（Ringing.）、監視
（Supervision.）、２線４線変換（Hybrid.）、試験
（Test.）、符号化（Coding.）等の機能が要求され
ており、これらの頭文字を取つてBOSRCHT機
能と称されているが、その大部分は交換機のトラ
ンク回路において実現されている。一方、集積回路技術の進展により、通話路のデ
イジタル化が具体化され、市外系交換システムで
は、「研究実用化報告第28巻第７号、デイジタル
電話市外系システムDTS−１特集」（日本通信電
話公社、武蔵野電気通信研究所発行）に示されて
いるとおり実用化されているが、加入者系交換シ
ステムに対しては、デイジタル通話路により大振
幅信号を伝送することができないため、
BORSCHT機能を通話路の前に設ける必要があ
り、特に加入者回路の小形化および低価格化が要
望されている。したがつて、レターコイルと称される塞流線輪
またはリレー等の電磁部品を主体とする従来の構
成によつては、目的を達することができず、加入
者回路の集積回路化が必須要件となり、例えば、
「電子通信学会技術研究報告」Vol.79、No.34、
SE79−20（電子通信学会発行）に記載された「通
話電流供給方式の一考察」に述べられているとお
り、二、三の検討が行なわれている。しかし、レターコイルの機能をそのまま電子回
路へ置換したのみでは、回線電流の供給に伴なう
回線電流供給回路内における電力損失が大とな
り、集積回路化に際しての熱放散が課題となるた
め、これらの問題を解決することが現在の急務と
されている。すなわち、第１図はレターコイルを用いた場合
の回線電流供給系路の等価回路を示し、端末機器
TEの内部抵抗をR_T、線路L₁，L₂の線路抵抗を
R_L、レターコイルLTの直流抵抗をR_S、電源Ｂの
電圧をＥとすれば、回線電流I_Lは次式によつて示
される。 I_L＝Ｅ／R_T＋R_L＋R_S ………(1) また、レターコイルLT内の電力損失P_Sは、 P_S＝R_S・I_L ²＝R_S／（R_T＋R_L＋R_S）²・E² ………(2) となり、線路抵抗R_Lが零のときP_Sが最大となる。このため、P_Sの最大値をPsmaxとすれば、 Psmax＝R_s／（R_T＋R_S）²・E² ………(3) であり、R_T＝50Ω、R_S＝440Ω、Ｅ＝48Vとすれ
ば、Psmax＝4.2Wとなり、この値は集積回路を
取つて到底許容できないものとなる。本発明は、従来のかかる要望を充足すると共
に、従来の問題点を根本的に解決する目的を有
し、回線抵抗に応じて線路へ供給する電圧を制御
することにより、回線電流供給回路内の電力損失
を最少に保つと共に、集積回路化を極めて容易と
する回線電流供給方式を提供するものである。以下、実施例を示す第２図以降により本発明の
詳細を説明するが、まず、本発明の原理から説明
する。すなわち、第１図において、線路端子t₁，t₂か
ら端末機器TE側を見た線路抵抗R_Lと内部抵抗R_T
との和が、線路端子t₁，t₂間の線間電圧V_Lと、回
線電流I_Lとの比によつて与えられるため、次式が
成立する。 R_T＋R_L＝V_L／I_L ………(4) このため、(4)式を(1)式へ代入して整理すると、
次式が得られる。 V_L＝Ｅ−R_S・I_L ………(5) したがつて、(5)式に基づき線間電圧V_Lを定め
ればよいものとなる。以上の原理に基づき、第２図のブロツク図にお
いては、回線電流供給回路（以下、供給回路）
LCFに、線路L₁，L₂間の線間電圧V_Lを検出する
ため、分圧器等を用いた電圧検出回路DET_Vが設
けてあると共に、回線電流I_Lを検出するため、直
列抵抗器と演算増幅器等を用いた電流検出回路
DET_Iが設けてあり、この回線電流検出出力は演
算回路CALへ与えられ、同回路CALは、電流検
出回路DET_Iの検出出力に基づく演算を行なうも
のとなつている。すなわち、演算回路CALは、電流検出回路
DET_Iの検出出力が示す回線電流I_Lに応じ、あら
かじめ定められた供給回路LCFの内部抵抗をR_S
とし、かつ、電源電圧をＥとして(5)式の演算を行
ない、これによつて線間電圧V_Lとして供給すべ
き電圧V_LCを決定し、この電圧V_LCを示す信号を
比較器CMPの入力に与えている。また、比較器CMPの他方の入力には、電圧検
出回路DET_Vの検出出力が与えられており、ここ
において、電圧検出回路DET_Vの検出出力が示す
実際の線間電圧V_Lと、演算によつて求めた電圧
V_LCとの差に基づく信号が比較器CMPの出力に誤
差信号として得られ、この誤差信号により後述の
電源変換回路CONVが制御され、その出力電圧
V_Pが変化する。したがつて、電源変換回路CONVの出力電圧
V_Pは、誤差が零となる方向へ制御され、比較器
CMPの両入力がほぼ等しい領域いわゆる遷移領
域の利得は大きく、従つてV_LCとV_Lがほぼ等しく
なつた状態で平衡し、この状態は実用上はV_LC＝
V_Lと見做すことができ、所定の回線電流I_Lが電源
変換回路CONVから線路端子t₁，t₂間の回線へ供
給される。このため、線路L₁，L₂の線路抵抗R_Lおよび内
部抵抗R_Tに応じて出力電圧V_Pが定まることによ
り、供給回路LCR内の電圧損失は、常に最少の
値に保持される。第３図は演算回路CALの具体的構成例を含む
ブロツク図であり、演算回路CALは係数器Ｋ並
びに減算器SBにより構成され、係数器Ｋにおい
て、レターコイルLTの直流抵抗R_Sに対応する抵
抗設定係数Krsを、回線電流I_Lを示す電流検出回
路DET_Iの検出出力へ乗じた後、減算器SBによ
り、供給回路LCFの電源電圧Ｅを示す電圧設定
信号Seから減算しており、これによつてV_LCS_e−
K_rs・I_L＝Ｅ−R_S・I_Lの演算が行なわれるものと
なつている。即ち、演算回路CALにおいては、(5)式の演算
が行なわれ、検出出力の条件に対応して係数およ
び信号Kre，Se等をあらかじめ定めておくことに
より、これらに応じた演算に基づき、線間電圧
V_Lとして現われるべき電圧V_LCを示す信号が得ら
れる。なお、第３図では係数器Ｋを演算回路CAL内
に挿入したが、(5)式は、 V_L／R_S＝Ｅ／R_S−I_L ………(6) の如く変形できるうえから、係数器Ｋを線間電圧
検出回路DET_Vと比較回路CMPとの間へ挿入し
てもよい。また、係数Krsの与え方に応じて減算器SBの
一方の端子へ印加する電圧設定信号Seが定まる
と共に、これらの係数および信号Krs，Seは、各
検出出力の条件によつても任意に設定できる。なお、係数器Ｋ並びに減算器SBは、一般に、
演算増幅器と分圧器とにより構成できるが、第４
図に示す構成とすれば好適である。第４図ａはいわゆるカレントミラー回路であつ
て、出力電流Ioutは入力電流Iinに比例し、かつ、
トランジスタQin並びにQoutの接合部面積を各々
Ain、Aoutとすれば、 Iout／Iin＝Aout／Ain ………(7) となり、 Iout＝Aout／Ain・Iin ………(8) なる関係が成立する。したがつて、例えば第４図ｂの如く構成し、回
線電流I_Lを電流信号Iinに、電圧設定信号Seを電
流信号Iseに対応させ、トランジスタQaとQbとの
接合部面積比を１：Krsに、トランジスQcとQd
との接合部面積比を１：１とすれば、供給すべき
線間電圧V_LCに相当する電流信号Ivlcが次式のと
おりに得られる。 Ivlc＝Ise−Krs・Iil ………(9) ただし、電流信号Ivlcを電圧へ変換する場合に
は、電流信号Ivlcを抵抗器へ通じ、その端子電圧
を取り出せばよく、各入力電流Ise、Iilを電圧か
ら得るには、直列抵抗を挿入のうえ、入力電流
Ise、Iilが通ずるものとすればよい。なお、第４図ｃのとおり、線間電圧V_Lを示す
電流Ivlを与えれば、第２図および第３図の比較
器CMPもトランジスタQe，Qfによるカレントミ
ラー回路により構成することができる。ただしこ
の場合には、誤差信号Ivlc−Ivlによつて示され
る電流となる。また、供給回路LCFは、通話電流、信号電流
等の交流に対して所定のインピーダンスを呈する
ことが要求され、実際には、例えば第５図に示す
如き構成のインピーダンス回路が出力側へ挿入さ
れる。すなわち、トランジスタQ₁，Q₂には抵抗器R₁
〜R₄により順方向バイアスが与えられ、トラン
ジスタQ₁，Q₂の直流に対するコレクタ・エミツ
タ間抵抗は極めて低い値となつているが、コンデ
ンサC₁によりトランジスタQ₁，Q₂のベースが交
流的に同電位となるため、端子t₁，t₂間へ印加さ
れる交流に対しては、各定数に応じて定まるイン
ピーダンスを呈するものとなつており、定数の選
定にしたがつて、高インピーダンスまたは所定の
終端インピーダンスが得られる。なお、このインピーダンス回路は、「電子通信
学会技術研究報告」Vol.79、No.34、SE79−20（電
子通信学会発行）に記載された「通話電流供給方
式の一考察」P58、表１に示されているが、同様
の機能を呈するものであれば、任意のものが適用
できる。また、インピーダンス回路の挿入に伴なう電圧
損失は、上述の電圧設定信号Seまたは抵抗設定
係数Krsにより補正すればよい。第６図は、電源変換回路CONVの具体例を示
す回路図であり、Ａは入力電圧よりも低い範囲の
出力電圧を得る降圧形、Ｂは入力電圧よりも高い
範囲の出力電圧を得る昇圧形を示し、いずれも入
力端子１と出力端子３との間の一線に塞流線輪Ｌ
が挿入されていると共に、出力端子３，４間には
コンデンサＣが接続されており、出力電圧Vout
と基準電圧Vrとを比較する比較制御器CCPが設
けられている。なお、以降の電源回路の説明は動作原理の説明
が目的であるから、用語の混乱を避けるため入力
電圧を正極性の場合として例示するが、この極性
を反転するには、ダイオードの方向および電圧の
極性をすべて逆とし、かつ、以降の説明における
電圧の上昇を下降（絶対値の増加）、電圧値の高
低を絶対値の大小と読み替えれば良い。同図Ａの降圧形では、塞流線輪Ｌの入力側へ直
列にスイツチS₁が設けられており、これのオン、
オフ時間比率によるデユーテイ比を比較制御器
CCPが制御し、デユーテイ比が100％すなわちス
イツチS₁がオン状態となつたときの出力電圧
Vomaxを上限として、デユーテイ比を減少させ
ることにより出力電圧Voutを低下させ、基準電
圧Vrと出力電圧Voutとを一致させている。なお、コンデンサＣは出力電圧Voutのリツプ
ル除去用であり、ダイオードD₁はスイツチS₁が
オフとなつたときに、出力端子３，４間の直流回
路を構成するための、フライホイールダイオード
である。また、同図Ｂの昇圧形では、塞流線輪Ｌの出力
側と、入力端子２と出力端子４との間の他線との
間に、スイツチS₂が挿入されており、これがオン
となつたときに塞流線輪Ｌに蓄積される電磁エネ
ルギーを、スイツチS₂がオフとなつたときに放出
するため、入力電圧Vinよりも高い出力電圧
Voutが得られ、スイツチS₂のデユーテイ比が零
％近傍となつたときの出力電圧Vominを下限と
して、デユーテイ比を約85％まで増加させること
により出力電圧Voutを上昇させ、基準電圧Vrと
出力電圧Voutとを一致させている。したがつて、比較制御器CCPの基準電圧Vrが
印加されている入力端子は、出力電圧を制御する
端子として利用できるため、この端子に基準電圧
Vrに代えて誤差信号を印加すれば、誤差信号に
よつて電源変換回路の出力電圧を制御できるもの
となり、第１の実施例において述べた動作を達成
することができる。なお、ダイオードD₂は、スイツチS₂がオンと
なつたときに、コンデンサＣの電荷が入力側へ放
電するのを阻止するためのものである。このほか、この場合比較制御器CCPは、発振
器、比較器および、比較器の出力により発振器の
出力をパルス幅変調する変調器等により構成され
るが、比較制御器CCPから比較器を削除し、変
調器を誤差信号により直接駆動しても良く、降圧
形では、比較制御器CCPとして単なる比較器を
用い、出力電圧Voutの変化に応じてスイツチS₁
を制御する自励式もあり、種々の制御手段が提案
されている。しかし、この種の電源変換回路は、「トランジ
スタ技術」1972年２月号（CQ出版株式会社発行）
のP151、表２−３に示されるとおり、昇圧形の
下限出力電圧Vominは入力電圧Vinより約2V高
く、降圧形の上限電圧Vomaxは入力電圧Vinよ
り約1V低く、入力電圧Vinと等しい値の出力電
圧Voutを得ることができない。すなわち、降圧形の場合、各回路素子の損失を
無視すれば、「トランジスタ技術」1977年７月号
（CQ出版株式会社発行）のP116、(1)式に示され
るとおり、出力電圧Voutは次式によつて与えら
れる。 Vout＝T_S1ON／T_S1ON＋T_S1OFF・Vin ………(10) ここで、T_S1ONは第１スイツチS₁のオン時間、
T_S1OFFは第１スイツチS₁のオフ時間である。ただし、実際には第１スイツチS₁、塞流線輪Ｌ
の損失により、出力電圧Voutの上限Vomaxは、
デユーテイ比が100％のときの理論値よりも１〜
2V低い値となる。また、昇圧形の場合には、このときにも各回路
素子の損失を無視すれば、「トランジスタ技術」
1977年７月号（CQ出版株式会社発行）のP118、
（18）式に示されるとおり、出力電圧Voutは次式
によつて与えられる。 Vout＝（Vin・T_S2ON）²／２・Iout・L_P（T_S2ON＋T_S2OFF）＋Vin ………(11) ただし、Ioutは出力電流、L_Pは塞流線輪Ｌのイ
ンダクタンス、T_S2ONは第２スイツチS₂のオン時
間、T_S2OFFは第２スイツチS₂のオフ時間である。また、(11)式の右辺第１項は、第２スイツチS₂が
オンの間に塞流線輪Ｌへ蓄積される電磁エネルギ
ーに基づく出力電圧Voutの増加分であるが、右
辺第２項のVinは、実際上回路素子による損失が
あるため、降圧形における上限出力電圧Vomax
がこれに相当する。第７図は、同一の回路によつて入力電圧に対し
高低方向の広範囲な出力電圧が得られる電源変換
回路を示し、第１スイツチS₁および第２スイツチ
S₂を備えると共に、ダイオードD₁，D₂を備えて
おり、第６図に示す降圧形と昇圧形とを組み合せ
た形になつていると同時に、比較制御器CCPの
ほかに入力電圧Vinと出力電圧Voutとを比較す
る比較回路CPCが備えてあり、この出力(a)をOR
ゲートG₁、ANDゲートG₂へ与え、各スイツチ
S₁，S₂に対する比較制御器CCPの出力供給を制
御する一方、ANDゲートG₄には出力(c)が与えら
れており、パルス発生器PGの出力を第２スイツ
チS₂へ供給し、出力電圧Voutが入力電圧Vinの
近傍となつたとき、第１スイツチおよび第２スイ
ツチが同時にオンとなる期間を設けて、各スイツ
チS₁，S₂にオ、オフ動作を行なわせ、これによつ
て、入力電圧Vinと等しい値の出力電圧Voutを
得ると共に、上述の降圧形動作における上限出力
電圧Vomaxと、昇圧形変動作における下限出力
電圧Vominとの間の出力電圧Voutも得えられる
ものとしてある。第８図は比較回路CPCの具体例を示すブロツ
ク図であり、比較器CP₁〜CP₃、ANDゲートG₁₁
およびインバータINにより構成され、各部の波
形を示す第９図の入出力特性のとおりに動作す
る。すなわち、比較器CP₁により入力電圧Vinと出
力電圧Voutとの比較を行ない、その差を比較器
CP₂，CP₃へ与えており、これを共に比較器CP₂，
CP₃には、入力電圧Vin−出力電圧Vout＝０を中
心として第９図に示す関係により、基準電圧
V_r1、V_r2が各個に与えられている。このため、比較器CP₁の出力が基準電圧V_r1を
越えれば、比較器CP₂の出力(a)が“Ｈ”（高レベ
ル）となる一方、比較器CP₁の出力が基準電圧
V_r2を越えれば、比較器CP₃の出力(b)が“Ｈ”へ
転ずるものとなつており、出力(a)が“Ｌ”（低レ
ベル）の期間にはインバータINの出力が“Ｈ”
となり、ANDゲートG₁₁をオン状態として出力(b)
を通過させ、比較器CP₁の出力がV_r1〜V_r2の間の
みANDゲートG₁₁が出力(c)を“Ｈ”とするため、
出力(c)はウインドコンパレータとしての作用を呈
する。したがつて、第７図においては、出力電圧
Voutが入力電圧VinよりもV_r2以上低いときに
は、比較回路CPCの出力(a)、(c)が共に“Ｌ”の
ため、ANDゲートG₂、G₄がオフ状態であり、比
較制御器CCPの出力により第１スイツチS₁のみ
がオン、オフ動作を行ない基準電圧Vrの変化に
応じてそのデユーテイ比も変化し、基準電圧Vr
と出力電圧Voutとが、一致した状態でデユーテ
イ比が定められるのに対し、出力電圧Voutが入
力電圧Vinとほぼ等しい範囲、すなわち、第９図
に示す基準電圧V_r1〜V_r2の範囲に出力電圧Vout
が入れば、比較回路CPCの出力(a)が“Ｌ”、出力
(c)が“Ｈ”となり、第１スイツチS₁が比較制御器
CCPの出力によりオン、オフ動作を行なうと共
に、比較回路CPCの出力(c)によりオン状態とな
つたANDゲートG₄および、ROゲートG₃を介し
て、パルス発生器PGからの出力が第２スイツチ
S₂へ供給され、同スイツチS₂もオン、オフ動作を
行ない、降圧形動作と昇圧形動作との相互作用に
より、入力電圧Vinをほぼ等しい値の出力電圧
Voutを発生し、基準電圧Vrと出力電圧Voutとが
一致した状態で第１スイツチS₁のデユーテイ比が
決定される。ただし、第１スイツチS₁と第２スイツチS₂との
オン、オフ動作は、両者が同時にオンとなる期間
を設けねばならず、比較制御器CCP内の発振器
出力を同期信号としてパルス発生器PGへ与え、
各スイツチS₁，S₂が同期してオン、オフ動作を行
なうものとしてある。また、出力電圧Voutが入力電圧VinよりもV_r1
以上高くなれば、比較回路CPCの出力(a)が
“Ｈ”、出力(c)は“Ｌ”となるため、第１スイツチ
S₁がオン状態になると共に、ANDゲートG₂がオ
ン、ANDゲートG₄はオフ状態となり、比較制御
器CCPの出力により第２スイツチS₂がオン、オ
フ動作を行ない、昇圧形の動作状態となる。なお、パルス発生器PGとしては、マルチバイ
ブレータ等が適用できると共に、クロツクパルス
を分周する分周回路を用い、その分周動作を同期
信号により制御してもよく、同期信号と同期しか
つ所定のデユーテイ比を有するパルスを発生する
ものであれば、任意のものを用いることができ
る。このほか、第８図の比較器CP₂，CP₃としては、
比較器CP₁の出力が基準電圧V_r1、V_r2の近傍にあ
るとき動作が不安定となるのを廻避するため、シ
ユミツト・トリガ回路等を組み合せて、レベル的
なヒステリシス特性を付与したものを用いれば好
適である。ただし、電源変換回路CONVとしては、以上
のものに限らず、電源変換効率が良好かつ出力電
圧Voutを広範に制御できるものであれば、いわ
ゆるスイツチングレギレータに用いられている
種々の構成が適用できる。なお、本発明の電源変換回路CONVは、実用
上出力電圧Voutの変化範囲として５〜40V程度
が要求されるため、上述の電源変換回路が好適で
あり、第６図において説明したとおり、比較制御
器CCPの基準電圧Vrが印加されている入力端子
は、出力電圧の制御端子として利用できるため、
基準電圧Vrに代えて誤差信号を与えることによ
り目的が達せられる。すなわち、第７図において基準電圧Vrを除去
したものが第３図に電源変換回路CONVに相当
し、第７図において除去した基準電圧Vrの接続
されていた比較制御器CCPの端子が、第３図に
おいて比較器CMPの出力が与えられる電源変換
回路CONVの端子に対応する。また、演算回路CALに用いる、電圧検出回路
DET_V、電流検出回路DET_Iの各検出出力および、
電圧設定信号Se、抵抗設定係数Krs等は、相対関
係が同様であれば他の信号または検出出力を用い
てもよく、演算回路CALの諸特性すなわち、過
負荷、信号対雑音比、安定度、誤差等の特性に応
じて、設定信号Seおよび抵抗設定係数Krs等を定
めることもきると共に、条件にしたがつて演算回
路CALの構成を種々選定することができる。このほか、電源変換回路CONVとして出力電
流の制御できるものを用い、直接回線電流I_Lを制
御しても同様であり、本発明は任意の変形が自在
である。すなわち、上述の分圧器と演算増幅器との組み
合せ、あるいは、カレントミラー回路によるもの
のほか、１台の演算増幅器により多入力の加減算
回路を構成し、係数器Ｋ、減算器SBおよび比較
器COM等を一体化することも任意である。なお、演算回路CALによる電源変換回路
CONVの制御により、回線電流I_Lの安定化を呈す
るため、電源Ｂの電圧変動が回線電流I_Lへ与える
影響を排除することができる。第１０図は、第７図の比較制御器CCPの基準
電圧V_rが印加されている入力端子を出力電圧の
制御端子（T_c）として利用できることを説明す
るための図である。第１１図は、第３図に第１０
図の各端子との対応を追記したものである。以下、第１１図について動作を説明する。演算
回路CALは、回線電流I_Lと電圧設定信号Seに基
いて所定の演算を行い電圧V_LCを出力する。比較
器CMPは、V_LCと線間電圧V_Lを比較しCMPの出
力に誤差信号を出力する。該誤差信号は、制御端
子T_c（即ち、第１０図における電源変換回路の比
較制御器CCPの一方の端子）に印加される。次に、V_LがV_LCに等しくなるように制御される
過程を示す。なお、電圧の大小は簡単のため絶対
値を用いる。また、条件として、電圧設定信号S_e
＝10V、端末機器TE側の抵抗を500Ω、抵抗設定
係数K_rsを500、電流検出回路の電圧降下を0Vと
した場合を例にとる。比較器CMPは、周知のと
おり、遷移領域では大きな利得を有している。こ
の利得（K_cp）を1000とすると、CMP出力には
（V_LC−V_L）×K_cpの電圧が発生し、この電圧は制
御端子T_cに印加されるため電源変換回路の出力
電圧もこれと同じ電圧となる。今、電源変換回路の出力電圧V_pを0Vと仮定す
ると、V_pが０なのでV_L，I_Lともに０であり、従
つてV_LCはS_eとなり、CMP出力は、（S_e−V_L）×
K_cp＝（10−０）×1000＝10000V（実際には回路が
飽和するため、例えば50V程度）となる。従つ
て、V_pは10000Vに向けて上昇を始める。下表
に、V_pの増加に従つてV_LC、CMP出力が変化す
る様子を示す。これより、第７図の電源変換回路
を用いた場合でも、V_LCとV_p即ち、V_Lが等しくな
るように制御できることが分る。なお、このV_LC
とV_Lを一致させる動作は負帰還の原理に基づく
もので、公知の原理である。

【表】

【表】以上の説明により明らかなとおり本発明によれ
ば、BORSCHT機能の一部を実現する回線電流
供給回路が電子回路を主体として構成されると共
に、内部の消費電力が極めてわずかとなり、回線
電流供給回路の電子回路化、集積回路化が容易と
なることにより、回線電流供給回路の小形、軽量
化および低価格化が達成され、各種交換機におい
て多大の効果が得られる。

【図面の簡単な説明】

第１図は回線電流供給回路の等価回路を示す
図、第２図は本発明の実施例を示すブロツク図、
第３図は第２図における演算回路の具体的構成例
を含むブロツク図、第４図は演算回路へカレント
ミラー回路を適用した場合の回路図、第５図はイ
ンピーダンス回路を挿入した状況を示す回路図、
第６図および第７図は第２図および第３図におけ
る電源変換回路の具体例を示す回路図、第８図は
第７図における比較回路の具体的構成を示すブロ
ツク図、第９図は第８図における各部の波形を示
す入出力特性図、第１０図及び第１１図は電源変
換回路の制御動作を説明するための図である。 TE……端末機器、L₁，L₂……線路、LCF……
供給回路（回線電流供給回路）、Ｂ……電源、
DET_V……電圧検出回路、DET_I……電流検出回
路、CAL……演算回路、CONV……電源変換回
路、Krs……抵抗設定係数、Se……電圧設定信
号、Ｌ……塞流線輪、S₁……スイツチ（第１スイ
ツチ）、S₂……スイツチ（第２スイツチ）、CCP
……比較制御器、CPC……比較回路、PG……パ
ルス発生器。

Claims

【特許請求の範囲】１端末機器へ線路を介して回線電流を供給する
回線電流供給回路において、 (イ) 電源電圧を所定の電圧へ変換のうえ前記線路
へ供給する電源変換回路と、 (ロ) 前記線路の線間電圧V_Lを検出する電圧検出
回路と、 (ハ) 前記回線電流I_Lを抵抗設定係数K_rsをもつて
検出する電流検出回路と、 (ニ) 前記回線電流供給回路の電源電圧を示す電圧
設定信号S_eと前記抵抗設定係数K_rsをもつて検
出した回線電流K_rs・I_Lとの差、即ちS_e−K_rs・
I_Lを算出する演算回路と、 (ホ) 前記演算回路の算出結果V_LCと前記線間電圧
V_Lとを比較する比較器とからなり、前記比較器出力は前記電源変換回路出
力を算出結果V_LCと線間電圧V_Lとが一致するよう
に制御することを特徴とする回線電流供給方式。