JPS6375913A - パ−ソナルコンピユ−タ用電力制御装置 - Google Patents
パ−ソナルコンピユ−タ用電力制御装置Info
- Publication number
- JPS6375913A JPS6375913A JP61219766A JP21976686A JPS6375913A JP S6375913 A JPS6375913 A JP S6375913A JP 61219766 A JP61219766 A JP 61219766A JP 21976686 A JP21976686 A JP 21976686A JP S6375913 A JPS6375913 A JP S6375913A
- Authority
- JP
- Japan
- Prior art keywords
- power
- supplied
- circuit
- rom4
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的］
（産業上の利用分野）
この発明は、パーソナルコンピュータにおいて特定の部
分、例えば消費電力の比較的大ぎな回路部分における電
力の消費を極力低減するように該部分への電力の供給を
制御する特に電池駆動式のパーソナルコンピュータ用電
力制御装置に関する。
分、例えば消費電力の比較的大ぎな回路部分における電
力の消費を極力低減するように該部分への電力の供給を
制御する特に電池駆動式のパーソナルコンピュータ用電
力制御装置に関する。
（従来の技術）
例えばパーソナルワードプロセッサのようにポータプル
化されて電源に電池を使用する装置においては、装置の
消費電流を極力低減することが重要である。特に、パー
ソナルワードプロセッサは近年高級化が進んで辞書の充
実、フォントの充実、フロッピーディスクドライブの搭
載等が行なわれ、装置の消費電流は増大している。この
ような状態において、装置の消費電流を極力低減するた
めに、消費電流の比較的大きな部品、例えば固定情報や
プログラム等を記憶しているＮチャンネルＲＯＭ等の部
品は使用時以外は電源電圧を供給しない方法が一般的に
取られている。
化されて電源に電池を使用する装置においては、装置の
消費電流を極力低減することが重要である。特に、パー
ソナルワードプロセッサは近年高級化が進んで辞書の充
実、フォントの充実、フロッピーディスクドライブの搭
載等が行なわれ、装置の消費電流は増大している。この
ような状態において、装置の消費電流を極力低減するた
めに、消費電流の比較的大きな部品、例えば固定情報や
プログラム等を記憶しているＮチャンネルＲＯＭ等の部
品は使用時以外は電源電圧を供給しない方法が一般的に
取られている。
従来、このような方法を実施するために、消費電流の比
較的大きな部品を使用するに当っては、該使用の少し前
に予めプログラムにより該部品への電源電圧の供給を制
御する供給制御情報をレジスタにセットし、該レジスタ
に供給制御情報がセットされると、この情報を制御回路
が解読して該部品に電源電圧を供給するように１ｉｌＪ
ｔｅｌ Ｌ、また該部品の使用が終了すると、プログ
ラムにより前記レジスタに該部品へのＮ源電圧の供給停
止を制御する供給停止υノ御情報をセットし、前記！Ｉ
ＪＩ１１回路の制御により該部品への電源電圧の供給を
停止するようにｔｉｆ制御している。
較的大きな部品を使用するに当っては、該使用の少し前
に予めプログラムにより該部品への電源電圧の供給を制
御する供給制御情報をレジスタにセットし、該レジスタ
に供給制御情報がセットされると、この情報を制御回路
が解読して該部品に電源電圧を供給するように１ｉｌＪ
ｔｅｌ Ｌ、また該部品の使用が終了すると、プログ
ラムにより前記レジスタに該部品へのＮ源電圧の供給停
止を制御する供給停止υノ御情報をセットし、前記！Ｉ
ＪＩ１１回路の制御により該部品への電源電圧の供給を
停止するようにｔｉｆ制御している。
（発明が解決しようとする問題点）
従来のようにプログラムにより部品への電源電圧の供給
および供給停止をｆｉ制御する方法は、プログラムを設
計する時に該部品に対する電源電圧の供給／停止を非常
に注意深く設計する必要があるため、設計の手間が非常
にかかるとともに、プログラムに変更がある度に該電源
電圧の供給／停止の部分のプログラムの設計にも変更が
生ずる恐れがあるという問題がある。また、該部品を比
較的短い期間で頻繁に使用するような場合には、該期間
の間、該部品への電源電圧は続けて供給されるような状
態になるため、効率的な節電を行なうことがてきないと
いう問題がある。
および供給停止をｆｉ制御する方法は、プログラムを設
計する時に該部品に対する電源電圧の供給／停止を非常
に注意深く設計する必要があるため、設計の手間が非常
にかかるとともに、プログラムに変更がある度に該電源
電圧の供給／停止の部分のプログラムの設計にも変更が
生ずる恐れがあるという問題がある。また、該部品を比
較的短い期間で頻繁に使用するような場合には、該期間
の間、該部品への電源電圧は続けて供給されるような状
態になるため、効率的な節電を行なうことがてきないと
いう問題がある。
この発明は、上記に鑑みてなされたもので、その目的と
するところは、簡単かつ効率的に節電を行なうことがで
きるパーソナルコンピュータ用電力ｔｉｌｌ ｔｌ！Ｉ
装置を提供することにある。
するところは、簡単かつ効率的に節電を行なうことがで
きるパーソナルコンピュータ用電力ｔｉｌｌ ｔｌ！Ｉ
装置を提供することにある。
［発明の構成］
（問題点を解決するための手段）
上記問題点を解決するため、電池を電力源として有する
パーソナルコンピュータにおいて、この発明は、節電し
ようとする所定の部分への電力の供給および供給停止を
行なう電源スイッチ手段と、前記部分を動作させるため
の動作制御信号が前記部分に供給されることを検出する
検出手段と、該検出手段が前記部分への前記動作制御信
号の供給を検出したときのみ前記部分へ電力を供給する
ように前記電源スイッチ手段を作動させる制御手段とを
有することを要旨とする。
パーソナルコンピュータにおいて、この発明は、節電し
ようとする所定の部分への電力の供給および供給停止を
行なう電源スイッチ手段と、前記部分を動作させるため
の動作制御信号が前記部分に供給されることを検出する
検出手段と、該検出手段が前記部分への前記動作制御信
号の供給を検出したときのみ前記部分へ電力を供給する
ように前記電源スイッチ手段を作動させる制御手段とを
有することを要旨とする。
（作用）
この発明のパーソナルコンピュータ用電力制ｍ５Ａｗは
、節電しようとする所定の部分を動作させるだめの動作
制御信号が該部分に供給されるのを検出したときのみ該
部分へパーソナルコンピュータの電力源たる電池から電
力を供給する電源スイッチ手段を作動して該部分を作動
させている。
、節電しようとする所定の部分を動作させるだめの動作
制御信号が該部分に供給されるのを検出したときのみ該
部分へパーソナルコンピュータの電力源たる電池から電
力を供給する電源スイッチ手段を作動して該部分を作動
させている。
（実施例）
以下、図面を用いて、この発明の詳細な説明する。
第１図はこの発明の一実施例に係るパーソナルコンピュ
ータ用型力ＩＩＪＩＩＩ装置の回路ブロック図である。
ータ用型力ＩＩＪＩＩＩ装置の回路ブロック図である。
同図に示す電力υノ御装置は、−例として電池電源で作
動するポータプル型のパーソナルワープロに適用され、
該ワープロ内において比較的大きな電力を消費するため
に節電する回路部分としてＮチャンネルのＲＯＭ４を対
象として取り挙げ、このＲＯＭ４に対する電源電圧の供
給および供給停止をその使用に応じて制御している。同
図において、１は上記パーソナルワープロの基本システ
ム部であり、例えばマイクロプロセッサ、ＲＡＭ等で構
成されている。該基本システム部１の固定情報やプログ
ラム等を記憶するメモリとして上記ＲＯＭ４が設けられ
ている。該ＲＯＭ４は基本システム部１内のメモリとア
ドレス空間を共存し、基本システムｆＳ１内に存在する
バンクレジスタの値により選択されるように構成されて
いる。 基本システム部１とＲＯＭ４との間には判別回
路２が接続され、基本システム部１がＲＯＭ４から記憶
情報を読み出すべくＲＯＭ４を動作制御する動作制御信
号であるバンク情報１０は判別回路２に供給されている
。また、基本システム部１にはシステム電源線８を介し
て図示しない電池電源から動作用電源電圧が供給されて
いるが、この電源電圧は電源制御回路３を介してＲＯＭ
電源線９がらＲＯＭ４に供給されている。判別回路２は
このバンク情報１０を受信すると、ＲＯＭ４にアクセス
する前に、すなわちＲＯＭ４にアクセス信号６を供給す
る前に、電源υＪｉｌｔ回路３に電源制御信＠７を供給
して電源制御回路３を制御しＲＯＭ４に電源電圧を供給
している。
動するポータプル型のパーソナルワープロに適用され、
該ワープロ内において比較的大きな電力を消費するため
に節電する回路部分としてＮチャンネルのＲＯＭ４を対
象として取り挙げ、このＲＯＭ４に対する電源電圧の供
給および供給停止をその使用に応じて制御している。同
図において、１は上記パーソナルワープロの基本システ
ム部であり、例えばマイクロプロセッサ、ＲＡＭ等で構
成されている。該基本システム部１の固定情報やプログ
ラム等を記憶するメモリとして上記ＲＯＭ４が設けられ
ている。該ＲＯＭ４は基本システム部１内のメモリとア
ドレス空間を共存し、基本システムｆＳ１内に存在する
バンクレジスタの値により選択されるように構成されて
いる。 基本システム部１とＲＯＭ４との間には判別回
路２が接続され、基本システム部１がＲＯＭ４から記憶
情報を読み出すべくＲＯＭ４を動作制御する動作制御信
号であるバンク情報１０は判別回路２に供給されている
。また、基本システム部１にはシステム電源線８を介し
て図示しない電池電源から動作用電源電圧が供給されて
いるが、この電源電圧は電源制御回路３を介してＲＯＭ
電源線９がらＲＯＭ４に供給されている。判別回路２は
このバンク情報１０を受信すると、ＲＯＭ４にアクセス
する前に、すなわちＲＯＭ４にアクセス信号６を供給す
る前に、電源υＪｉｌｔ回路３に電源制御信＠７を供給
して電源制御回路３を制御しＲＯＭ４に電源電圧を供給
している。
そして、電源電圧が電源ｔｌｌｔ１回路３を介して判別
回路２の制御のもとにＲＯＭ４に供給されると、判別回
路２はアクセス信号６をＲＯＭ４に供給している。なお
、このアクセス信号６がＲＯＭ４に供給されると同時に
、ＲＯＭ４には判別回路２からシステムバス５を介して
アドレス情報が供給されるようになっている。また、判
別回路２から基本システム部１に対してもＲＯＭ４から
読み出した情報を供給するためのバス５′が接続されて
いる。
回路２の制御のもとにＲＯＭ４に供給されると、判別回
路２はアクセス信号６をＲＯＭ４に供給している。なお
、このアクセス信号６がＲＯＭ４に供給されると同時に
、ＲＯＭ４には判別回路２からシステムバス５を介して
アドレス情報が供給されるようになっている。また、判
別回路２から基本システム部１に対してもＲＯＭ４から
読み出した情報を供給するためのバス５′が接続されて
いる。
第２図は第１図に示す上記判別回路２および電源制御回
路３の詳細な回路図である。
路３の詳細な回路図である。
この判別回路２は基本システム部１から前記バンク情報
１０の他にメモリ要求信号ＭＲＥＱおよびクロック信号
ＣＬＫが入力されている。バンク情報１０は排他論理和
１３を介してアンド回路１５でまとめられてＲＯＭ動作
制御信号であるＲＯＭ選択制御信号１１としてナンド回
路１７およびナンド回路２１の入力に供給されている。
１０の他にメモリ要求信号ＭＲＥＱおよびクロック信号
ＣＬＫが入力されている。バンク情報１０は排他論理和
１３を介してアンド回路１５でまとめられてＲＯＭ動作
制御信号であるＲＯＭ選択制御信号１１としてナンド回
路１７およびナンド回路２１の入力に供給されている。
ナンド回路１７の他方の入力にはメモリ要求信号ＭＲＥ
Ｑが供給されていて、ナンド回路１７においてＲＯＭ選
択制御信号１１とメモリ要求信号ＭＲＥＱの両信号が論
理ルベルになると、ナンド回路１７は低レベルになる。
Ｑが供給されていて、ナンド回路１７においてＲＯＭ選
択制御信号１１とメモリ要求信号ＭＲＥＱの両信号が論
理ルベルになると、ナンド回路１７は低レベルになる。
このす′ンド回路１７の低レベル出力信号はＮＨ制御回
路３の電源スィッチを構成するスイッチングトランジス
タ２３のベースに抵抗２５を介して供給され、該トラン
ジスタ２３をオンにする。また、ナンド回路１７が論理
Ｏレベルの場合には、トランジスタ２３はオフ状態のま
まである。なお、トランジスタ２３のベースとエミッタ
との間には抵抗２７が接続されている。
路３の電源スィッチを構成するスイッチングトランジス
タ２３のベースに抵抗２５を介して供給され、該トラン
ジスタ２３をオンにする。また、ナンド回路１７が論理
Ｏレベルの場合には、トランジスタ２３はオフ状態のま
まである。なお、トランジスタ２３のベースとエミッタ
との間には抵抗２７が接続されている。
一方、メモリ要求信号ＭＲＥＱはＤ型フリップフロップ
１９のデータ入力に供給され、クロック信号ＣＬＫによ
ってラッチされ、アンド回路２１の入力に供給されてい
る。アンド回路２１の入力には更にメモリ要求信号ＭＲ
ＥＱが供給され、アンド回路２１に供給されている３人
力が論理ルベルになると、アンド回路２１は低レベル信
号を前記アクセス信号６としてＲＯＭ４に出力するよう
に構成されている。
１９のデータ入力に供給され、クロック信号ＣＬＫによ
ってラッチされ、アンド回路２１の入力に供給されてい
る。アンド回路２１の入力には更にメモリ要求信号ＭＲ
ＥＱが供給され、アンド回路２１に供給されている３人
力が論理ルベルになると、アンド回路２１は低レベル信
号を前記アクセス信号６としてＲＯＭ４に出力するよう
に構成されている。
イ
次に作用を第３図のタシミングチャートを参照して説明
する。
する。
まず、基本システム部１から判別回路２にバンク情報１
０が供給されない状態においては、すなわちＲＯＭ４を
使用しない状態または使用しようとしない状態において
は、アンド回路１５からのＲＯＭ選択υＩｍ信号１１は
論理０レベルにあり、ナンド回路１７の出力は高レベル
であるので、電源制御回路３のトランジスタ２３はオン
にならないため、ＲＯＭ４にはトランジスタ２３を介し
て電源電圧が供給されない。従って、この間に第３図に
示すようにメモリ要求信号ＭＲＥＱがルベルになったと
してもＲＯＭ４には電源電圧は供給されない。
０が供給されない状態においては、すなわちＲＯＭ４を
使用しない状態または使用しようとしない状態において
は、アンド回路１５からのＲＯＭ選択υＩｍ信号１１は
論理０レベルにあり、ナンド回路１７の出力は高レベル
であるので、電源制御回路３のトランジスタ２３はオン
にならないため、ＲＯＭ４にはトランジスタ２３を介し
て電源電圧が供給されない。従って、この間に第３図に
示すようにメモリ要求信号ＭＲＥＱがルベルになったと
してもＲＯＭ４には電源電圧は供給されない。
基本システム部１からバンク情報１０が判別回路２に供
給され、アンド回路１５からＲＯＭ選択制御信号１１が
出力され、またこの時メモリ要求信号ＭＲＥＱも供給さ
れると、ナンド回路１７の出力は低レベルになり、この
低レベル出力信号により電源ｖ制御回路３のトランジス
タ２３はオンになる。この結果、図示しない電池電源か
らの電圧はシステム電源線８からトランジスタ２３を介
し、更にＲＯＭ電源線９を介してＲＯＭ４に供給され、
ＲＯＭ４は作動し得る状態になる。一方、この時ＲＯＭ
ｍ択制御信号１１はアンド回路２１に供給され、Ｄ型フ
リツブフＯツブ１９を介してメモリ要求信号ＭＲＥＱお
よびりＯツク信号ＣＬＫもアンド回路２１に供給される
と、アンド回路２１からアクセス信号６が出力される。
給され、アンド回路１５からＲＯＭ選択制御信号１１が
出力され、またこの時メモリ要求信号ＭＲＥＱも供給さ
れると、ナンド回路１７の出力は低レベルになり、この
低レベル出力信号により電源ｖ制御回路３のトランジス
タ２３はオンになる。この結果、図示しない電池電源か
らの電圧はシステム電源線８からトランジスタ２３を介
し、更にＲＯＭ電源線９を介してＲＯＭ４に供給され、
ＲＯＭ４は作動し得る状態になる。一方、この時ＲＯＭ
ｍ択制御信号１１はアンド回路２１に供給され、Ｄ型フ
リツブフＯツブ１９を介してメモリ要求信号ＭＲＥＱお
よびりＯツク信号ＣＬＫもアンド回路２１に供給される
と、アンド回路２１からアクセス信号６が出力される。
そして、このアクセス信号６はＲＯＭ４に供給され、Ｒ
ＯＭ４から情報が読み出されるのである。このようにＲ
ＯＭ４は基本システム部１がアクセスしようとする時の
み電源制御回路３のトランジスタ２３がオンとなって電
源電圧が供給されるものである。
ＯＭ４から情報が読み出されるのである。このようにＲ
ＯＭ４は基本システム部１がアクセスしようとする時の
み電源制御回路３のトランジスタ２３がオンとなって電
源電圧が供給されるものである。
アクセス信号６がＲＯＭ４に供給され、情報が読み出さ
れた後、基本システム部１からのバンク情報１０が無く
なり、ＲＯＭ選択制御信号１１が０レベルになると、Ｒ
ＯＭ ４へのアクセス信＠６の供給も無くなるとともに
、トランジスタ２３はオフになり、ＲＯＭ４への電源電
圧の供給は停止されるのである。
れた後、基本システム部１からのバンク情報１０が無く
なり、ＲＯＭ選択制御信号１１が０レベルになると、Ｒ
ＯＭ ４へのアクセス信＠６の供給も無くなるとともに
、トランジスタ２３はオフになり、ＲＯＭ４への電源電
圧の供給は停止されるのである。
なお、電流消費が大きな他の部品に対して電源電圧の供
給／停止を制御する場合には、電源電圧を供給すべく電
源スィッチのトランジスタ２３をオンにした後、若干の
遅延が必要な場合があるが、このような場合には判別回
路２に遅延回路を設ければよい。
給／停止を制御する場合には、電源電圧を供給すべく電
源スィッチのトランジスタ２３をオンにした後、若干の
遅延が必要な場合があるが、このような場合には判別回
路２に遅延回路を設ければよい。
また、上記実施例はパーソナルワープロについて説明し
ているが、これに限定されるものでなく、例えばマイク
ロコンピュータ等を使用するパーソナル型の装置、すな
わちパーソナルコンピュータすべてに適用されるもので
あり、また節電する部分はＲＯＭに限定されるものでな
い。
ているが、これに限定されるものでなく、例えばマイク
ロコンピュータ等を使用するパーソナル型の装置、すな
わちパーソナルコンピュータすべてに適用されるもので
あり、また節電する部分はＲＯＭに限定されるものでな
い。
［発明の効果］
以上説明したように、この発明によれば、節電しようと
する所定の部分を動作させるための動作１（Ｊｔｌ信号
が該部分に供給されるのを検出したときのみ該部分へパ
ーソナルコンピュータの電力源たる電池から電力を供給
する電源スィッチを作動して該部分を作動させているの
でソブト的な動作を考慮することなく適確かつ効率的に
比較的消費電力の大きな部分に対する電力の供給および
供給停止を行なうことができる。
する所定の部分を動作させるための動作１（Ｊｔｌ信号
が該部分に供給されるのを検出したときのみ該部分へパ
ーソナルコンピュータの電力源たる電池から電力を供給
する電源スィッチを作動して該部分を作動させているの
でソブト的な動作を考慮することなく適確かつ効率的に
比較的消費電力の大きな部分に対する電力の供給および
供給停止を行なうことができる。
第１図はこの発明の一実施例に係るパーソナルコンピュ
ータ用電力制御装置の回路ブロック、第２図は第１図の
装置の詳細な回路図、第３図は第１図の装置のタイミン
グチャートである。 ２・・・判別回路 ３・・・電源制御回路２３・
・・トランジスタ
ータ用電力制御装置の回路ブロック、第２図は第１図の
装置の詳細な回路図、第３図は第１図の装置のタイミン
グチャートである。 ２・・・判別回路 ３・・・電源制御回路２３・
・・トランジスタ
Claims (1)
- 電池を電力源として有するパーソナルコンピュータにお
いて、節電しようとする所定の部分への前記電池による
電力の供給および供給停止を行なう電源スイッチ手段と
、前記部分を動作させるための動作制御信号が前記部分
に供給されることを検出する検出手段と、該検出手段が
前記部分への前記動作制御信号の供給を検出したときの
み前記部分へ電力を供給するように前記電源スイッチ手
段を作動させる制御手段とを有することを特徴とするパ
ーソナルコンピュータ用電力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219766A JPS6375913A (ja) | 1986-09-19 | 1986-09-19 | パ−ソナルコンピユ−タ用電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219766A JPS6375913A (ja) | 1986-09-19 | 1986-09-19 | パ−ソナルコンピユ−タ用電力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6375913A true JPS6375913A (ja) | 1988-04-06 |
Family
ID=16740665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61219766A Pending JPS6375913A (ja) | 1986-09-19 | 1986-09-19 | パ−ソナルコンピユ−タ用電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6375913A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003090773A (ja) * | 2001-09-19 | 2003-03-28 | Polymatech Co Ltd | 感圧センサーおよび感圧センサーの押圧力検知方法 |
| JP2006351219A (ja) * | 2005-06-13 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 電子機器 |
| JP2008236549A (ja) * | 2007-03-22 | 2008-10-02 | Casio Comput Co Ltd | 電子機器 |
| JP2009152118A (ja) * | 2007-12-21 | 2009-07-09 | Teikoku Tsushin Kogyo Co Ltd | 複合スイッチ |
-
1986
- 1986-09-19 JP JP61219766A patent/JPS6375913A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003090773A (ja) * | 2001-09-19 | 2003-03-28 | Polymatech Co Ltd | 感圧センサーおよび感圧センサーの押圧力検知方法 |
| JP2006351219A (ja) * | 2005-06-13 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 電子機器 |
| JP2008236549A (ja) * | 2007-03-22 | 2008-10-02 | Casio Comput Co Ltd | 電子機器 |
| JP2009152118A (ja) * | 2007-12-21 | 2009-07-09 | Teikoku Tsushin Kogyo Co Ltd | 複合スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070824B2 (ja) | コンピュータシステムおよび割込制御装置 | |
| US5457801A (en) | Power saving system | |
| US5964878A (en) | Method for controlling operation of optical disk drive in power saving mode | |
| US9471140B2 (en) | Valid context status retention in processor power mode management | |
| EP0834796B1 (en) | A computer system and control method for saving power | |
| EP0419908A2 (en) | Computer system with a sleep mode function | |
| JPH0667768A (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| US5237698A (en) | Microcomputer | |
| EP1742143B1 (en) | Method and system for power consumption management, and corresponding computer program product | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| US20020026601A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| KR0155558B1 (ko) | 휴대용 데이타 터미널의 절전 방법 및 그 장치 | |
| US6523122B1 (en) | Computer system for displaying system state information including advanced configuration and power interface states on a second display | |
| KR100481847B1 (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템 | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| KR100219680B1 (ko) | 슬립 모드 실행/해제 장치 | |
| US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
| JP2701752B2 (ja) | マイクロプロセッサのクロック供給制御回路 | |
| US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP2729012B2 (ja) | マイクロプロセッサの低消費電力化回路 | |
| JPH07311758A (ja) | 半導体集積回路及びこれを用いた携帯電子機器 | |
| JPH01251120A (ja) | 情報処理装置 | |
| KR19990047479A (ko) | 파워-다운 모드 절환회로 |