JPS6376028A - 仮想計算機システムにおける命令ステツプ実行制御方式 - Google Patents
仮想計算機システムにおける命令ステツプ実行制御方式Info
- Publication number
- JPS6376028A JPS6376028A JP61222358A JP22235886A JPS6376028A JP S6376028 A JPS6376028 A JP S6376028A JP 61222358 A JP61222358 A JP 61222358A JP 22235886 A JP22235886 A JP 22235886A JP S6376028 A JPS6376028 A JP S6376028A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- state
- mode
- virtual machine
- virtual computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
仮想計算機（ＶＭ）が動作するモード（Ｖ？Ｉ状態と呼
ぶ）と、仮想計算機モニタ（ＶＭＭ）が動作するモード
（ＩＩＰＶ状態と呼ぶ）とが、ハードウェアによって区
別されている仮想計算機システムにおいて、上記ＶＭ状
態で１命令の実行を終了毎に、上記１１ＰＶ状態に状態
遷移する割り込み手段と、上記＋１ＰＶ状態からＶ？Ｉ
状態に制御を戻す命令（ＲＶＳ命令と呼ぶ）では、上記
割り込みが生起しないように制御する手段とを設けるこ
とにより、各仮想計算機（ＶＭ）が闘状態において、１
命令毎の実行を行うようにしたものである。
ぶ）と、仮想計算機モニタ（ＶＭＭ）が動作するモード
（ＩＩＰＶ状態と呼ぶ）とが、ハードウェアによって区
別されている仮想計算機システムにおいて、上記ＶＭ状
態で１命令の実行を終了毎に、上記１１ＰＶ状態に状態
遷移する割り込み手段と、上記＋１ＰＶ状態からＶ？Ｉ
状態に制御を戻す命令（ＲＶＳ命令と呼ぶ）では、上記
割り込みが生起しないように制御する手段とを設けるこ
とにより、各仮想計算機（ＶＭ）が闘状態において、１
命令毎の実行を行うようにしたものである。
本発明は、仮想計算機システムに係り、特に、複数個の
仮想計算ａ （ＶＭ）のそれぞれにおいて、１命令を実
行しては停止する命令ステップ実行制御方式に関する。
仮想計算ａ （ＶＭ）のそれぞれにおいて、１命令を実
行しては停止する命令ステップ実行制御方式に関する。
最近の計算機システムの利用技術の進歩に伴って、各種
のオペレーティングシステム（Ｏ８）が実用化されるよ
うになり、各オペレーティングシステム（Ｏ５）に対応
した、複数個の仮想計算機（ＶＭ）を備えた仮想計算機
システムが構築され、運用されるよ・うになってきた。
のオペレーティングシステム（Ｏ８）が実用化されるよ
うになり、各オペレーティングシステム（Ｏ５）に対応
した、複数個の仮想計算機（ＶＭ）を備えた仮想計算機
システムが構築され、運用されるよ・うになってきた。
このような仮想計算機システムにおいて、１つのオペレ
ーティングシステム（Ｏ３）に、障害等が見つかり、デ
バッグが行われる際、該特定の仮想計算機（ＶＭ）にお
いて、命令ステップモードで命令の実行が行われること
が多いが、このとき他の仮想計算機（ＶＭ）に影習を与
えることなく、且つ実マシンでの動作に近い形で実行で
きることが必要とされる。
ーティングシステム（Ｏ３）に、障害等が見つかり、デ
バッグが行われる際、該特定の仮想計算機（ＶＭ）にお
いて、命令ステップモードで命令の実行が行われること
が多いが、このとき他の仮想計算機（ＶＭ）に影習を与
えることなく、且つ実マシンでの動作に近い形で実行で
きることが必要とされる。
Ｃ従来の技術と発明が解決しようとする問題点〕第３図
は仮想計算機システムにおける従来の命令ステップ実行
方式を説明する図である。
は仮想計算機システムにおける従来の命令ステップ実行
方式を説明する図である。
■ 先ず、オペレータがスタートコマンドを投入すると
、仮想計算機モニタが動作するモード（以下、ＩＩＰＶ
状態と云う）において、仮想計算機システムのモニタ
（以下、ＶＭモニタと云う）が起動され、主記憶装置（
ＭＳ）に設定されている各仮想計算機（ＶＭ）に対応し
たＶＭ制御ブロックの内のプログラムステータス語（以
下、ＰＳＷと云う）をロードし、該ＰＳＷの指す命令の
次の命令を、上記主記憶装置（ＭＳ）のシミモニタ領域
の特定の領域にコピーする。
、仮想計算機モニタが動作するモード（以下、ＩＩＰＶ
状態と云う）において、仮想計算機システムのモニタ
（以下、ＶＭモニタと云う）が起動され、主記憶装置（
ＭＳ）に設定されている各仮想計算機（ＶＭ）に対応し
たＶＭ制御ブロックの内のプログラムステータス語（以
下、ＰＳＷと云う）をロードし、該ＰＳＷの指す命令の
次の命令を、上記主記憶装置（ＭＳ）のシミモニタ領域
の特定の領域にコピーする。
■ 次に、該コピーした命令が設定されていた領域に、
モニタ呼び出し命令（以下、ＳＶＣ命令と云う）を置く
。（即ち、ｐｓ−が指す命令の次の命令をＳνＣ命令に
置き換える。） ■ この後、上記ＶＭ制御ブロックから、該仮想計算機
（ＶＭ）に対応した汎用レジスタ（ＧＲ）、浮動小数点
レジスタ（ＦＲ）、制御レジスタ（ＣＲ）等をロードし
た後、リターン（ＲＴＮ）命令を発行すると、該仮想計
算機（ＶＭ）のＰＳ−をロードすると同時に、上記＋１
ＰＶ状態から、ＶＭ状態に遷移させる。
モニタ呼び出し命令（以下、ＳＶＣ命令と云う）を置く
。（即ち、ｐｓ−が指す命令の次の命令をＳνＣ命令に
置き換える。） ■ この後、上記ＶＭ制御ブロックから、該仮想計算機
（ＶＭ）に対応した汎用レジスタ（ＧＲ）、浮動小数点
レジスタ（ＦＲ）、制御レジスタ（ＣＲ）等をロードし
た後、リターン（ＲＴＮ）命令を発行すると、該仮想計
算機（ＶＭ）のＰＳ−をロードすると同時に、上記＋１
ＰＶ状態から、ＶＭ状態に遷移させる。
■°該闘状態において、上記ＰＳＷの命令アドレス（Ｔ
Ａ）部が指定する命令を実行する。
Ａ）部が指定する命令を実行する。
■°続いて、上記置き換えたＳνＣ命令を実行してＳＶ
Ｃ割り込みを行い、ＶＭ状態からＨＰＶ状態に遷移する
。
Ｃ割り込みを行い、ＶＭ状態からＨＰＶ状態に遷移する
。
■ ＨＰＶ状態においては、上記コピーされていた命令
を、上記主記憶装置（ＭＳ）上に復元する。
を、上記主記憶装置（ＭＳ）上に復元する。
■ ディスプレイに１命令を実行して停止状態になった
ことを表示し、オペレータに通知する。
ことを表示し、オペレータに通知する。
以下、オペレータが再び、命令ステップ動作を実行する
為、スタートコマンドを投入することにより■の動作に
戻る。
為、スタートコマンドを投入することにより■の動作に
戻る。
このようにして、各仮想計算機（ＶＭ）に対応した命令
ステップモードによる１命令毎の実行が行われていた為
、動作ステップ数が多く、ＶＭモニタにおけるオーバヘ
ッドが大きい問題と、 ＶＭ状態からＨＰＶ状態に状態
遷移する為に実行されるＳＶＣ命令による割り込みのレ
ベルが高い為（通常、マシンチェック、 ＳＶＣ，プロ
グラム、外部、入出力割り込みの順位となる）、それよ
り低いレベルの割り込みが発生しない等して、実マシン
に近い動作をシミュレートできないと云う問題があった
。
ステップモードによる１命令毎の実行が行われていた為
、動作ステップ数が多く、ＶＭモニタにおけるオーバヘ
ッドが大きい問題と、 ＶＭ状態からＨＰＶ状態に状態
遷移する為に実行されるＳＶＣ命令による割り込みのレ
ベルが高い為（通常、マシンチェック、 ＳＶＣ，プロ
グラム、外部、入出力割り込みの順位となる）、それよ
り低いレベルの割り込みが発生しない等して、実マシン
に近い動作をシミュレートできないと云う問題があった
。
本発明は上記従来の欠点に温み、ＶＭ状態で１命令の実
行を終了する毎に、ＩＩＰＶ状態に状Ｂ３移する、最低
レベルの割り込み手段を設けることにより、闘モニタが
主記憶の仮想計算機（ＶＭ）領域に、ＳＶＣ命令を埋め
込む必要性をなくし、且つ実マシンに近い状態で仮想計
算機（ＶＭ）での命令ステップモードを実現する方式を
提供することを目的とするものである。
行を終了する毎に、ＩＩＰＶ状態に状Ｂ３移する、最低
レベルの割り込み手段を設けることにより、闘モニタが
主記憶の仮想計算機（ＶＭ）領域に、ＳＶＣ命令を埋め
込む必要性をなくし、且つ実マシンに近い状態で仮想計
算機（ＶＭ）での命令ステップモードを実現する方式を
提供することを目的とするものである。
第１図は、本発明のＶＭ状態での命令ステップ方式の構
成例を示した図である。
成例を示した図である。
本発明においては、
仮想計算機が動作するモード（ＶＭ状態）と、仮想計算
機モニタが動作するモード（ＩＩＰＶ状態）とが、ハー
ドウェアによって区別されている仮想計算機システムに
おいて、 上記仮想計算機が動作するモード（ＶＭ状態）で１命令
の実行を終了毎に、仮想計算機モニタが動作するモード
（ＨＰＶ状態）に状態遷移する割り込み手段１を設け、 且つ、上記仮想計算機モニタが動作するモード０１ＰＶ
状態）から仮想計算機が動作するモード（ＶＭ状態）に
制御を戻す命令では、上記割り込みが生起しないように
制御する回路２を設けて、仮想計算機が動作するモード
（ＶＭ状態）で、１命令毎の実行を行うように構成する
。
機モニタが動作するモード（ＩＩＰＶ状態）とが、ハー
ドウェアによって区別されている仮想計算機システムに
おいて、 上記仮想計算機が動作するモード（ＶＭ状態）で１命令
の実行を終了毎に、仮想計算機モニタが動作するモード
（ＨＰＶ状態）に状態遷移する割り込み手段１を設け、 且つ、上記仮想計算機モニタが動作するモード０１ＰＶ
状態）から仮想計算機が動作するモード（ＶＭ状態）に
制御を戻す命令では、上記割り込みが生起しないように
制御する回路２を設けて、仮想計算機が動作するモード
（ＶＭ状態）で、１命令毎の実行を行うように構成する
。
即ち、本発明によれば、仮想計算機（ＶＭ）が動作する
モード（Ｖ？状態）と、仮想計算機モニタ（νＨＭ）が
動作するモード（ＩＩＰＶ状態）とが、ハードウェアに
よって区別されている仮想計算機システムにおいて、上
記闘状態で１命令の実行を終了毎に、上記ＨＰＶ状態に
状態遷移する割り込み手段と。
モード（Ｖ？状態）と、仮想計算機モニタ（νＨＭ）が
動作するモード（ＩＩＰＶ状態）とが、ハードウェアに
よって区別されている仮想計算機システムにおいて、上
記闘状態で１命令の実行を終了毎に、上記ＨＰＶ状態に
状態遷移する割り込み手段と。
上記＋１ＰＶ状態からＶｌ’ｌ状態に制御を戻す命令（
ＲＶＳ命令）では、上記割り込みが生起しないように制
御する手段とを設けることにより、各仮想計算機（ＶＭ
）がＶＭ状態において、１命令宛の実行を行うようにし
たものであるので、ＶＭモニタにおける命令ステップモ
ードを実行する為のオーバヘッドを削減し、実マシンに
近い１ステップ動作を可能にする効果がある。
ＲＶＳ命令）では、上記割り込みが生起しないように制
御する手段とを設けることにより、各仮想計算機（ＶＭ
）がＶＭ状態において、１命令宛の実行を行うようにし
たものであるので、ＶＭモニタにおける命令ステップモ
ードを実行する為のオーバヘッドを削減し、実マシンに
近い１ステップ動作を可能にする効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図が本発明のＶＭ状態での命令ステップ方式
の構成例を示した図であり、第２図は本発明による命令
ステップ動作を模式的に示した図であり、第１図、第２
図において、シー状態で１命令実行終了する毎に、ＨＰ
Ｖ状態に状態遷移する低レベルの割り込み手段１．及び
、ＨＰＶ状態から闘状態に制御を戻すＶＭ状態復元命令
（ＲＶＳ命令）の新規設置と、その命令では上記割り込
みを発生しないように制御する手段２が本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。
の構成例を示した図であり、第２図は本発明による命令
ステップ動作を模式的に示した図であり、第１図、第２
図において、シー状態で１命令実行終了する毎に、ＨＰ
Ｖ状態に状態遷移する低レベルの割り込み手段１．及び
、ＨＰＶ状態から闘状態に制御を戻すＶＭ状態復元命令
（ＲＶＳ命令）の新規設置と、その命令では上記割り込
みを発生しないように制御する手段２が本発明を実施す
るのに必要な手段である。尚、全図を通して同じ符号は
同じ対象物を示している。
以下、第１図を参照しながら第２図によって、本発明に
よる仮想計算ｉ （ＶＭ）の命令ステップ実行制御方式
を説明する。
よる仮想計算ｉ （ＶＭ）の命令ステップ実行制御方式
を説明する。
先ず、第１図の命令ステップ割り込みｍｔＲｌにおイテ
、ＶＭ／ＩＩＰＶ状態の状態表示レジＸ タ（ＶＭ／Ｒ
ＰＶ）１０は、現在中央処理袋Ｗ（ＣＰｔｌ）がＶＭ状
態であるが、ＲＰＶ状態であるかを示すレジスタであり
、命令ステップモードを指示する制御レジスタ１１は、
現在仮想計算ｉ（ＶＭ）が命令ステップモードで動作し
ているか否かを示している。
、ＶＭ／ＩＩＰＶ状態の状態表示レジＸ タ（ＶＭ／Ｒ
ＰＶ）１０は、現在中央処理袋Ｗ（ＣＰｔｌ）がＶＭ状
態であるが、ＲＰＶ状態であるかを示すレジスタであり
、命令ステップモードを指示する制御レジスタ１１は、
現在仮想計算ｉ（ＶＭ）が命令ステップモードで動作し
ているか否かを示している。
これらの２個のレジスタ１０．１１で、ＶＭ状態で。
且つ命令ステップモードが指定されているとき、第２図
（ａ）に示すように、 ■”オペレータによって命令ステップモードによる１命
令の実行を指示するスタートコマンドを発行すると、汎
用レジスタ（ＧＲ）、浮動小数点レジスタ（ＰＲ）、制
御レジスタ（ＣＲ）等がロードされた後、本発明のＩＩ
ＰＶ状態からＶＭ状態に制御を戻す命令（ＲＶＳ命令）
が発行されて、肝Ｖ状態からＶＭ状態に状態が遷移する
。このとき、当該仮想計算機（ＶＭ）に対応するＰＳＷ
が、図示していない主記憶装置（ＭＳ）上のＶＭ制御ブ
ロックからロードされる。
（ａ）に示すように、 ■”オペレータによって命令ステップモードによる１命
令の実行を指示するスタートコマンドを発行すると、汎
用レジスタ（ＧＲ）、浮動小数点レジスタ（ＰＲ）、制
御レジスタ（ＣＲ）等がロードされた後、本発明のＩＩ
ＰＶ状態からＶＭ状態に制御を戻す命令（ＲＶＳ命令）
が発行されて、肝Ｖ状態からＶＭ状態に状態が遷移する
。このとき、当該仮想計算機（ＶＭ）に対応するＰＳＷ
が、図示していない主記憶装置（ＭＳ）上のＶＭ制御ブ
ロックからロードされる。
■゛闘状態において、該ＰＳＷの命令アドレス（■Ａ）
部が指定する命令を実行し、該命令の実行が終了すると
、第１図の命令実行終了検出回路１２からの命令実行終
了信号によってベンディングランチ１３がセットされる
。
部が指定する命令を実行し、該命令の実行が終了すると
、第１図の命令実行終了検出回路１２からの命令実行終
了信号によってベンディングランチ１３がセットされる
。
このペンディンゲラフチ１３の出力はｖｌり込み順位決
定回路３の人力となり、該回路３において、割り込みが
認可されると、本発明の命令ステップ割り込み手段１に
よって、ＶＭ状態からＨＰＶ状態に状態遷移する割り込
みを生起する。
定回路３の人力となり、該回路３において、割り込みが
認可されると、本発明の命令ステップ割り込み手段１に
よって、ＶＭ状態からＨＰＶ状態に状態遷移する割り込
みを生起する。
■ ＶＭモニタにおいては、ディスプレイに１命令の実
行の終了を表示してオペレータに通知する。
行の終了を表示してオペレータに通知する。
ここで、オペレータが再び、■ステップの実行を指示す
るスタートコマンドを発行すると、上記■”の動作に戻
る。
るスタートコマンドを発行すると、上記■”の動作に戻
る。
上記割込順位決定回路３においては、実マシンの既存の
割り込み条件、例えば、前述のマシンチェック、 ＳＶ
Ｃ命令、プログラム、外部、入出力の各割り込みと、上
記本発明の割り込み条件との間で優先順位付けを行うが
、本発明においては、該割り込みの優先順位は、実マシ
ンにおける命令ステップ停止と同しように最下位としで
あるので、該割り込みによって、上記他の割り込みに対
するｔＶはなく、実マシンと同じ動作でステップ動作を
実行することができる。
割り込み条件、例えば、前述のマシンチェック、 ＳＶ
Ｃ命令、プログラム、外部、入出力の各割り込みと、上
記本発明の割り込み条件との間で優先順位付けを行うが
、本発明においては、該割り込みの優先順位は、実マシ
ンにおける命令ステップ停止と同しように最下位としで
あるので、該割り込みによって、上記他の割り込みに対
するｔＶはなく、実マシンと同じ動作でステップ動作を
実行することができる。
又、本発明においては、第１図から明らかな如く、上記
！１ＰＶ状態からＶＭ状態に制御を戻す命令（ＲＶＳ命
令）を、命令ステップ割り込み抑止機構２によって、命
令ステップ割り込み条件の対象外としているので、中央
処理装置 （ＣＰＵ）が無用な無限ループに陥ることを
防いでいる。即ち、ＶＭ状態で何も実行しないで、上記
本発明の命令ステップ割り込みを起こすことがない。
！１ＰＶ状態からＶＭ状態に制御を戻す命令（ＲＶＳ命
令）を、命令ステップ割り込み抑止機構２によって、命
令ステップ割り込み条件の対象外としているので、中央
処理装置 （ＣＰＵ）が無用な無限ループに陥ることを
防いでいる。即ち、ＶＭ状態で何も実行しないで、上記
本発明の命令ステップ割り込みを起こすことがない。
第２図（ｂ）で示した動作例は、ＶＭ状態でｐｓｗの命
令アドレス（ＩＡ）部が指定する命令が、ＶＭ状態で実
行できないとき、プログラム割り込みによって、ν４状
態からＩＩＰＶ状態に状態遷移し酸１１ＰＶ状態になる
と、ロモニタの指示の基に当該命令のエミュレートを行
い、該エミュレートが終了した時点で、前述の！ＩＰＶ
状態からＶＭ状態に状態を遷移させるリターン（ＲＴＮ
）命令が発行され、ＶＭ状態に戻った時点で、前述の命
令実行終了検出回路１２からの命令実行終了信号によっ
て、本発明の命令ステップ割り込みを生起させる例であ
る。
令アドレス（ＩＡ）部が指定する命令が、ＶＭ状態で実
行できないとき、プログラム割り込みによって、ν４状
態からＩＩＰＶ状態に状態遷移し酸１１ＰＶ状態になる
と、ロモニタの指示の基に当該命令のエミュレートを行
い、該エミュレートが終了した時点で、前述の！ＩＰＶ
状態からＶＭ状態に状態を遷移させるリターン（ＲＴＮ
）命令が発行され、ＶＭ状態に戻った時点で、前述の命
令実行終了検出回路１２からの命令実行終了信号によっ
て、本発明の命令ステップ割り込みを生起させる例であ
る。
このように、本発明は、仮想計算ａ （ＶＭ）が命令ス
テップモードで動作している場合、１命令の実行が終了
した時点においてＶＭ状態からＩＩＰＶ状態に状態遷移
をさせる命令ステップ割り込み機構と、該命令ステップ
動作を各仮想計算ａ （ＶＭ）で実行させる為に肝Ｖ状
態からＶＭ状態に状態を遷移させるＲＶＳ命令と、且つ
該命令に対しては上記命令ステップ割り込みを抑止する
機構を設け、更に上記命令ステップ割り込みのレベルを
最下位に設定して、ＶＭ状態で１ステツプの命令を実行
させるようにした所に特徴がある。
テップモードで動作している場合、１命令の実行が終了
した時点においてＶＭ状態からＩＩＰＶ状態に状態遷移
をさせる命令ステップ割り込み機構と、該命令ステップ
動作を各仮想計算ａ （ＶＭ）で実行させる為に肝Ｖ状
態からＶＭ状態に状態を遷移させるＲＶＳ命令と、且つ
該命令に対しては上記命令ステップ割り込みを抑止する
機構を設け、更に上記命令ステップ割り込みのレベルを
最下位に設定して、ＶＭ状態で１ステツプの命令を実行
させるようにした所に特徴がある。
以上、詳細に説明したように、本発明の仮想計算機シス
テムにおける命令ステップ制御方式は、仮想計算機（Ｖ
Ｍ）が動作するモード（ＶＭ状態）と。
テムにおける命令ステップ制御方式は、仮想計算機（Ｖ
Ｍ）が動作するモード（ＶＭ状態）と。
仮想計算機モニタ（ＶＭＭ）が動作するモード（ＨＰＶ
状態）とが、ハードウェアによって区別されている仮想
計算機システムにおいて、上記ＶＭ状態で１命令の実行
を終了毎に、上記ＨＰｖ状態に状態遷移する割り込み手
段と、上記ＨＰＶ状態からνＨ状態に制御を戻す命令（
ＲＶＳ命令）では、上記割り込みが生起しないように制
御する手段とを設けることにより、各仮想計算機（、Ｖ
Ｍ）が闘状態において、１命令毎の実行を行うようにし
たものであるので、ＶＭモニクにおける命令ステップモ
ードを実行する為のオーバヘッドを削減し、実マシンに
近い１ステップ動作を可能にする効果がある。
状態）とが、ハードウェアによって区別されている仮想
計算機システムにおいて、上記ＶＭ状態で１命令の実行
を終了毎に、上記ＨＰｖ状態に状態遷移する割り込み手
段と、上記ＨＰＶ状態からνＨ状態に制御を戻す命令（
ＲＶＳ命令）では、上記割り込みが生起しないように制
御する手段とを設けることにより、各仮想計算機（、Ｖ
Ｍ）が闘状態において、１命令毎の実行を行うようにし
たものであるので、ＶＭモニクにおける命令ステップモ
ードを実行する為のオーバヘッドを削減し、実マシンに
近い１ステップ動作を可能にする効果がある。
第１図は本発明のＶＭ状態での命令ステップ方式の構成
例を示した図。 第２図は本発明による命令ステップ動作を模式的に示し
た図 第３図は仮想計算機システムにおける従来の命令ステッ
プ実行方式を説明する図 である。 図面において、 １は命令ステップ割り込み手段。 １０はＶＭ／ＩＩＰＶの状態表示レジスタ。 １１は命令ステップモードを指示する制御レジスタ。 １２は命令実行終了検出回路。 １３はベンディングラッチ。 ２は命令ステップ割り込み抑止機構。 ３は割込順位決定回路。 ■〜■、及び■゛、■′、■”は各段階別の動作。 をそれぞれ示す。
例を示した図。 第２図は本発明による命令ステップ動作を模式的に示し
た図 第３図は仮想計算機システムにおける従来の命令ステッ
プ実行方式を説明する図 である。 図面において、 １は命令ステップ割り込み手段。 １０はＶＭ／ＩＩＰＶの状態表示レジスタ。 １１は命令ステップモードを指示する制御レジスタ。 １２は命令実行終了検出回路。 １３はベンディングラッチ。 ２は命令ステップ割り込み抑止機構。 ３は割込順位決定回路。 ■〜■、及び■゛、■′、■”は各段階別の動作。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 仮想計算機が動作するモードと、仮想計算機モニタが動
作するモードとが、ハードウェアによって区別されてい
る仮想計算機システムにおいて、上記仮想計算機が動作
するモードで１命令の実行を終了毎に、仮想計算機モニ
タが動作するモードに状態遷移する命令ステップ割り込
み手段（１）を設け、 且つ、上記仮想計算機モニタが動作するモードから仮想
計算機が動作するモードに制御を戻す命令では、上記割
り込みが生起しないように制御する回路（２）を設けて
、 仮想計算機が動作するモードで、１命令毎の実行を行う
ようにしたことを特徴とする仮想計算機システムにおけ
る命令ステップ実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222358A JPS6376028A (ja) | 1986-09-19 | 1986-09-19 | 仮想計算機システムにおける命令ステツプ実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222358A JPS6376028A (ja) | 1986-09-19 | 1986-09-19 | 仮想計算機システムにおける命令ステツプ実行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376028A true JPS6376028A (ja) | 1988-04-06 |
Family
ID=16781089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222358A Pending JPS6376028A (ja) | 1986-09-19 | 1986-09-19 | 仮想計算機システムにおける命令ステツプ実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376028A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293447A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | アドレス一致割り込み制御方式 |
| JPH02143338A (ja) * | 1988-11-24 | 1990-06-01 | Nec Corp | 情報処理装置 |
| JPH05505695A (ja) * | 1991-03-07 | 1993-08-19 | デジタル イクイプメント コーポレーション | 多重アーキテクチャ環境内で特にコードのデバッグを行う改良したソフトウェア・デバッグ・システムと方法 |
| JP2007525776A (ja) * | 2004-03-30 | 2007-09-06 | インテル・コーポレーション | 仮想マシン環境における仮想マシンのシングルステップ機能のサポートを提供すること |
| JP2014508367A (ja) * | 2011-03-14 | 2014-04-03 | エイアールエム リミテッド | シングルステップ実行を用いる診断コード |
-
1986
- 1986-09-19 JP JP61222358A patent/JPS6376028A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293447A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | アドレス一致割り込み制御方式 |
| JPH02143338A (ja) * | 1988-11-24 | 1990-06-01 | Nec Corp | 情報処理装置 |
| JPH05505695A (ja) * | 1991-03-07 | 1993-08-19 | デジタル イクイプメント コーポレーション | 多重アーキテクチャ環境内で特にコードのデバッグを行う改良したソフトウェア・デバッグ・システムと方法 |
| JP2007525776A (ja) * | 2004-03-30 | 2007-09-06 | インテル・コーポレーション | 仮想マシン環境における仮想マシンのシングルステップ機能のサポートを提供すること |
| JP2014508367A (ja) * | 2011-03-14 | 2014-04-03 | エイアールエム リミテッド | シングルステップ実行を用いる診断コード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765411B2 (ja) | 仮想計算機方式 | |
| US6697834B1 (en) | Mutual exculsion system and method for restarting critical sections of code when preempted during a critical section | |
| US12367062B1 (en) | Virtualization extension modules | |
| JPS58191046A (ja) | Ｃｐｕ制御方法 | |
| US7171546B2 (en) | CPU life-extension apparatus and method | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH05257712A (ja) | マイクロプロセッサ装置及び自動化停止状態再始動を実行させる方法 | |
| JPH07219809A (ja) | データ処理装置およびデータ処理方法 | |
| EP1766518B1 (en) | Adaptive algorithm for selecting a virtualization algorithm in virtual machine environments | |
| JPS63501831A (ja) | ネストされたｄｏル−プを実行する際のオ−バヘッドを最小化する方法および装置 | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| CA1212478A (en) | Data processor with interrupt facility | |
| US5018064A (en) | Virtual computer system | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JP2753781B2 (ja) | マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法 | |
| JP2823230B2 (ja) | 処理の継続実行方法 | |
| JPH0192843A (ja) | データ処理装置 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPH0646380B2 (ja) | 情報処理装置 | |
| JPS6394339A (ja) | 仮想計算機システム | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS6359633A (ja) | 仮想計算機システム | |
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPH0336633A (ja) | 仮想計算機の割り込み直接実行方式 |