JPS637630B2

JPS637630B2 -

Info

Publication number: JPS637630B2
Application number: JP56054235A
Authority: JP
Inventors: Patsudo Fueezangu Patoritsuku
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1980-04-11
Filing date: 1981-04-10
Publication date: 1988-02-17
Also published as: DE3176315D1; EP0037965A3; EP0037965A2; JPS56157877A; EP0037965B1

Description

【発明の詳細な説明】本発明はデイジタル電子回路を診断するための
新規にしてかつ改良された装置に関する。特に本
発明は集積回路、１つまたはそれ以上の集積回路
を組込んだプリント板およびさらに大規模かつ複
雑なシステムを自動的に診断するための装置に関
する。

電子回路の複雑化に伴い、その診断がますます
重要になつてきた。このことは集積回路だけでな
く通常いくつかの集積回路を組み合わせたプリン
ト板、さらにはいくつかのプリント板および複数
個の他の部品を組み合わせた一層大規模なシステ
ムにもあてはまる。診断は製品が製造された時点
だけでなく、それが現場に設備された後にも必要
とされる。デイジタル回路の診断は、ユーザーに
よつても行なわれ得るように、できるかぎり簡単
かつ容易になされなければならない。このような
診断では、デイジタル回路が所要の性能仕様を満
足しているか否かを判定することが重要である。

近年集積回路用として設計されてきた診断装置
は、自己診断を行なう装置として電子機器に自蔵
するという基本的な考え方によつている。

“Proceedings、1979 IEEE Test
Conference”、Cherry Hill、New Jersey、
Session ２、第37〜41頁（以下では第１の文献と
呼ぶ）から、いわゆる“ビルトイン・ロジツク・
ブロツク・オブザーベーシヨン法”を用いること
は知られている。

この方法による診断装置は主に集積回路の診断
を対象としている。公知の診断装置の一例（前記
第１の文献の第１図参照）では、診断対象回路の
入力端に、テストパターンと呼ばれる適当なシー
ケンスの入力語による刺戟が与えられる。診断対
象回路はこの刺戟に反応して、診断データと呼ば
れるあるシーケンスの出力語を生ずる。診断対象
回路内のハードウエアの異常の検出は２つのステ
ツプで行なわれる。第１ステツプとして、診断対
象回路の出力端において異常の有無が検出され
る。これは比較手段により行なわれる。異常が存
在する時には、診断対象回路により生ずる診断デ
ータ・シーケンスは正常な回路で期待される所定
の基準シーケンスとは異なる。診断データを基準
データと比較するための１つの好ましい方法はサ
イクリツク・コーデイングおよび“シグニイチユ
ア・アナリシス（signature analysis）”として
知られている方法に基づくものである。第２ステ
ツプとして、測定された診断データ・シーケンス
が基準シーケンスと等しくないという事実が記憶
され、診断データ評価回路により異常メツセージ
に変換される。

前記第１の文献の第６図には、“ビルトイン・
ロジツク・ブロツク・オブザーバ”、略して
“BILBO”、と呼ばれる多重機能のサブシステム
も開示されている。BILBOは複雑なデイジタル
回路におけるデータ転送および異常検出の目的に
用いられ得る。BILBOはフリツプフロツプ・レ
ジスタ列とシフトおよびフイードバツク動作用に
追加されたいくつかのゲートとを含んでいる。詳
細には、通常８つのフリツプフロツプが設けられ
ており、それらの入力端はそれぞれ複合ゲート回
路に接続されている。各複合ゲート回路は各１つ
のノアゲート、排他的オアゲートおよびアンドゲ
ートから成つている。フイードバツクは３つの排
他的オアゲートにより行なわれている。第１制御
入力信号がアンドゲートの各々の第１入力端に与
えられ、また第２制御入力信号がノアゲートの
各々の第１入力端に与えられる。ノアゲートおよ
びアンドゲートの出力端は排他的オアゲートの入
力端に接続されている。入力データはアンドゲー
トの第２入力端に与えられる。フリツプフロツプ
から出力信号が互いに相補性の２種類の出力信号
として得られる。

BILBOは４種類のモードで作動する。第１モ
ードはラツチとしての作動である。第２モードは
リニア・シフトレジスタとしての作動であり、デ
ータはレジスタに直列にクロツクされ、他方レジ
スタの内容は出力端で同時に読まれ得る。第３モ
ードでは、BILBOは機能的に多重入力シグニチ
ユア・レジスタに変換され、並列シグニチユア・
アナリシスを行なうのに用いられ得る。第４モー
ドでは、レジスタのフリツプフロツプがリセツト
される。

２つのBILBOがモジユラー・バス・オリエン
テイツド・デザインの回路を診断するのに用いら
れ得ることは、前記第１の文献の第７図に示され
ている。しかし、２つのBILBOと診断対象回路
との間の接続の詳細は示されていない。

“Proceedings、1977 Semiconductor Test
Symposium”1977年10月25〜27日、Cherry
Hill、第19〜27頁（以下では第２の文献と呼ぶ）
には、診断に関連をもたせてデイジタル回路を設
計する２つの考え方が示されている。第１の考え
方では、正しい作動が個々の回路のライブ・タイ
ム、フル・タイムまたはミニマム・デイレイに依
存しないように設計される。唯一の依存性は多数
のレベルを通じてのトータル・デイレイがある既
知の値よりも少ないことである。この手法は“レ
ベル・センシテイブ・デザイン”として知られて
いる。第２の考え方では、すべての内部記憶素子
（メモリ・アレイ以外）がシフトレジスタとして
も作動し得るように設計される。これらの２つの
属性の双方を有する回路網は“レベル・センシテ
イブ・スキヤン・デザイン”、略して“LSSD”、
として知られている。このような設計であれば、
回路網のシーケンシヤルな性質にかかわりなくラ
ンダム・テストパターンが回路網に与えられ得
る。“LSSD”はいわゆるスキヤン・パス法の改
良である。スキヤン・パス法の詳細は米国特許第
3783254号、第3761695号および第3784907号明細
書に開示されている。

本発明の目的は、集積回路だけでなく複数個の
集積回路を組込んだデイジタル回路を含むプリン
ト板にもシステムにも応用し得る診断装置を提供
することである。

本発明の他の目的は、診断対象のデイジタル回
路がその所要の性能仕様を満足するか否かを判定
し得る診断装置を提供することである。

本発明の他の目的は、外部に診断装置を追加す
る必要なしにデイジタル回路の診断を可能とする
診断装置を提供することである。

本発明の他の目的は、デイジタル回路の自己診
断を可能とする診断装置を提供することである。

本発明の他の目的は、構成が簡単な診断装置を
提供することである。

本発明の他の目的は、多重機能を有する１種類
の基本回路要素を複数個含んでおり、その制御の
仕方により必要な機能で作動させ得るように構成
された診断装置を提供することである。

本発明の他の目的は、基本回路要素として２つ
のBILBOを含んでおり、制御の仕方によりそれ
らを必要な機能で作動させている診断装置を提供
することである。

本発明のさらに他の目的は、市販品の集積回路
から構成されたBILBOを含んでいる診断装置を
提供することである。

本発明のさらに他の目的は、診断対象のデイジ
タル回路の異常もしくは正常状態を表示する診断
装置を提供することである。

本発明によれば、デイジタル回路の診断装置は
第１ビルトイン・ロジツク・ブロツク・オブザー
バ（第1BILBO）、第２ビルトイン・ロジツク・
ブロツク・オブザーバ（第2BILBO）、デコーダ、
少なくとも１つの状態表示器およびタイミング制
御回路を含んでいる。第1BILBOは診断対象回路
の入力端に接続されており、擬似ランダム・テス
トパターンの発生に用いられている。第2BILBO
は診断対象回路の出力端に接続されており、並列
入力シグニイチユア・アナリシスに用いられてい
る。デコーダは入力端で第2BILBOの出力端に接
続されており、診断対象回路が正常な時には所定
の論理レベルの組合わせである入力信号を受信
し、他方診断対象回路が異常な時には所定の組合
わせと異なる論理レベルの組合わせである入力信
号を受信する。デコーダは出力端に診断対象回路
が正常な時には第１の出力信号（たとえば特定の
アナログ信号または論理１）を、他方診断対象回
路が異常な時には第２の出力信号を与える。状態
表示器はデコーダの出力端に接続されており、診
断対象回路の状態を表示する。制御回路は第１お
よび第2BILBOならびにデコーダを、診断対象回
路から導き出され得るマスタークロツク信号に関
係するタイミングで制御する。

本発明による診断装置の作動時には、２つの
BILBOが診断対象回路に接続される。診断対象
回路が診断モードにおかれる。第１のBILBOが
擬似ランダム診断パターンを発生して、診断対象
回路を刺戟する。第２のBILBOは診断対象回路
からの反応データまたはシグニイチユアを並列デ
ータバスを介して受信し、これらのデータを記憶
する。次いで、反応データはデコーダによりデコ
ードされ、診断対象回路の性能が正常か否かが確
認される。その結果により状態表示器が正常／異
常状態信号を与える。

第１および第2BILBOとしては公知のBILBO
（前記第１文献参照）を多少変形したものが使用
され得る。

本発明による診断装置は集積回路を含む複雑な
電子回路、バス・オリエンテイツド・プリント板
および大規模システムの診断を簡単化する。本診
断装置はバス・オリエンテイツドでないプリント
板の診断にも用いられ得る。

２つのBILBOは、デコーダおよび状態表示器
とならんで、自蔵形の診断装置を形成しているの
で、診断対象回路はハードウエアまたは装置の追
加を最小しか必要とせずに現場で容易に診断され
得る。

前記のように、第2BILBOは並列入力シグニイ
チユア・アナライザとして構成されている。この
ことは診断時間を短縮する。

本発明の上記および他の目的は、特徴および利
点は以下にその好ましい実施例を図面により詳細
に説明するなかで明らかになろう。

第１図には、本発明による診断装置がブロツク
図で示されている。診断の対象であるデイジタル
回路には符号２が付されている。デイジタル回路
２はたとえば集積回路、複数個の部品たとえばト
ランジスタ、抵抗器およびコンデンサを含むプリ
ント板または複数個のプリント板から成るシステ
ムであつてよい。診断対象回路２は前記第２文献
に記載されているようなレベル・センシテイブ・
スキヤン・デザイン（LSSD）仕様を満足するよ
うに設計されている。簡単のため、回路２はマイ
クロプロセツサを含まないものと仮定されてい
る。

回路２の入力端に、BILBO Ａと記入されてい
る第１のビルトイン・ロジツク・ブロツク・オブ
ザーバ３が接続されている。第1BILBO３は特殊
なテストパターン発生器すなわち後で説明する擬
似ランダム・テストパターン発生器である。

回路２の出力端には診断データ評価回路４が接
続されている。この評価回路４は第２のビルトイ
ン・ロジツク・オブザーバ５とデコーダ６と回路
の正常もしくは異常を表示するための２つの状態
表示器７および８とにより構成されている。
BILBO Ｂと記入されている第２のビルトイン・
ロジツク・ブロツク・オブザーバは後で説明する
並列入力シグニイチユア・アナライザとして構成
されている。第2BILBO５は回路２の出力端に接
続されている。デコーダ６の入力端は第2BILBO
５の出力端に接続されている。デコーダ６は両状
態表示器７および８を駆動する。

診断作動時には、デイジタル回路２はその診断
モードにおかれる。第1BILBO３は診断パターン
を発し、それが回路２に送られる。これらの診断
パターンに応答して回路２が診断データまたは応
答データを生ずる。これらの応答データは並列デ
ータパスを介して第2BILBO５に与えられる。第
2BILBO５の出力信号はデコーダ６を駆動するの
に用いられ、デコーダ６はこの出力信号をデコー
ドして、対応する信号を状態表示器７および８に
与える。回路２の状態に関係して、状態表示器７
もしくは状態表示器８が駆動される。

第２図には、本発明の実施例の一層詳細なブロ
ツク図が示されている。診断対象回路２はマスタ
ークロツクおよびリセツト回路１０を含んでいて
よい。この回路１０はマスタークロツク信号ｃお
よびマスターリセツト信号ｒを発する。リセツト
信号ｒはスイツチ１１が閉じられている時に取出
され得る。このスイツチ１１は手動により操作さ
れ得る。スイツチ１１はたとえば診断対象回路２
の電源スイツチまたは別のリセツト・スイツチで
あつてよい。

診断対象回路２がマスタークロツクおよびリセ
ツト回路１０を有していない場合には、外部マス
タークロツクおよびリセツト回路１２が設けられ
る。この回路１２は回路２、第1BILBO３、第
2BILBO５、デコーダ６ならびに状態表示器７お
よび８と同一のプリント板上に配置されていてよ
い。マスタークロツクおよびリセツト回路１２は
信号ｃと同様なマスタークロツク信号c′および信
号ｒと同様なマスターリセツト信号r′を発する。
信号c′およびr′はそれぞれスイツチ１３および１
４を介して診断装置に与えられ得る。スイツチ１
４は手動リセツトスイツチであつてよい。

第２図の実施例では、第1BILBO３は８ビツト
BILBOであると仮定されている。従つて第
1BILBO３は入力信号Z_1A，Z_2A，…Z_8Aを供給さ
れる８つの入力端を有する。しかし、ビツト数が
８ではないBILBO３も使用可能であり、ビツト
数は診断対象回路に適するように選定され得る。

第２図に示されているように、BILBO３の入
力端３、５および８はアース１５に接続されてお
り、他方入力端１、２、４、６および７は抵抗器
を介して電圧＋を有する電圧源１６に接続され
ている。こうして８つの入力端はそれぞれ第１群
および第２群に分割されている。アース１５もし
くは電圧＋への接続は、全体として符号１８を
付されているスイツチを介して行なわれ得る。ア
ース１５への接続は論理０を表わす入力信号に相
当し、電圧＋への接続は論理１を表わす入力信
号に相当する。スイツチ１８のセツトにより、第
１群の入力端は論理１を表わす入力信号を与えら
れ、また第２群の入力端は論理０を表わす入力端
を与えられる。両群の選定は診断対象回路２の構
造に関係する。

スイツチ１８のセツトは手動もしくは計算機プ
ログラムにより自動で行なわれ得る。しかし、好
ましい実施例では、スイツチ１８はすべて省略さ
れ、接続は永久配線により行なわれている。

入力信号Z_1A，Z_2A，…Z_8Aのほかに、第
1BILBO３は４つの信号B_1A，B_2A，ｅおよびｒを
受ける。信号B_1AおよびB_2Aは制御信号である。
第１の制御信号B_1Aは制御回路２０により発せら
れ、論理０もしくは論理１に相当する。第２の制
御信号B_2Aは論理０に相当し、この制御入力端は
アースに接続されている。信号ｅはエネイブル信
号であり、制御回路２０から導き出される。この
信号は第2BILBO５にも与えられる。第1BILBO
３が受ける第４の信号ｒはマスターリセツト信号
である。

第1BILBO３は診断対象回路２に接続される
（たとえば）８つの出力端を有する。出力信号は
Q_1A，Q_2A，…Q_7A，Q_8Aで示されている。

第2BILBO５も第２図に示されている実施例で
は８つの入力端を有する。入力信号はZ_1B，Z_2B，
…Z_7B，Z_8Bとして示されている。こうして第
2BILBO５は８ビツトの入力信号を受ける。他の
変形例では、第2BILBO５は異なるビツト数、た
とえば４または８、を有してよい。８つの入力端
は３つの群に分割されている。最初の４つの入力
端１ないし４から成る第１群はスイツチを介して
回路２の４つの出力端に接続されている。入力端
５、６および７から成る第２群はスイツチを介し
てアースに接続されており、従つて論理０に等し
い入力信号を与える。第３群である入力端８は他
のスイツチおよび抵抗器を介して電圧＋を有す
る電圧源１６に接続されており、従つて入力信号
Z_8B＝１を与える。選択がなされ得るスイツチは
全体として符号２２を付されている。

３つの群の選択と回路２もしくはアースもしく
は電圧源１６への接続とは診断対象回路２の構造
に関係する。スイツチ２２は手動もしくは計算機
プログラムにより自動で駆動され得る。しかし、
好ましい実施例では、スイツチ２２はすべて省略
され、回路２の出力端、アースおよび電圧源１６
への接続は永久配線により行なわれている。

入力信号Z_1B，Z_2B，…Z_8Bのほかに、第2BILBO
５は４つの信号B_1B，B_2B，ｅおよびｒを受ける。
２つの信号B_1BおよびB_2Bは制御信号である。第
2BILBO５を並列入力シグニチユア・アナライザ
として構成するため、これらの制御信号はB_1B＝
１かつB_2B＝０に選択されている。第１の制御入
力端は電圧＋を有する電圧源に接続されてお
り、また第２の制御入力端はアースに接続されて
いる。他の２つの信号は制御回路２０からのエネ
イブル信号ｅおよびマスターリセツト信号ｒであ
る。

第2BILBO５も８つの出力端を有する。図示の
例では、８ビツト出力信号が論理レベル０および
１の組合わせ11011110であると仮定されている。
さらに、論理レベルの組合わせ11011110は診断対
象回路２が正常な時に期待される所定の組合わせ
に相当すると仮定する。

論理レベル１のみから成る組合わせ11111111を
次段のデコーダ６の入力端で得るため、２つのイ
ンバータ２４および２５がそれぞれ第2BILBO５
の第３の出力端とデコーダ６の第３の入力端との
間および第2BILBO５の第８の出力端とデコーダ
６の第８の入力端との間に接続されている。デコ
ーダ６に与えられる入力信号はQ_1B，Q_2B，_3B，
Q_4B，Q_5B，Q_6B，Q_7B，_8Bとして示されている。
インバータ２４および２５はデコーダ６の一部分
であつてよい。

第2BILBO５の出力端における出力信号は診断
対象回路２が異常な時には所定の組合わせ
11011110と異なる論理レベルの組合わせを有す
る。このような場合、デコーダ６の入力信号はす
べて同一の論理レベル１を有さず、少なくとも１
つは論理レベル０となる。

デコーダ６は論理素子３０、インバータ３１、
ゲート３２およびプル・アツプ要素３４を含んで
いる。論理素子３０は８つの入力端を有するナン
ドゲートとして設計されている。デコーダ６の入
力信号はナンドゲート３０の８つの入力端に与え
られる。ナンドゲート３０の出力端はインバータ
３１を介してゲート３２の第１の入力端に接続さ
れている。ゲート３２はアンドゲートとして設計
されている。アンドゲート３２の第２の入力端
は、Ｗとして示されている“エンド・オブ・ウイ
ンドウ信号”または“診断終了”信号を受ける。
アンドゲート３２の出力端はデコーダ６の出力端
である。この出力端にプル・アツプ要素３４が接
続されている。プル・アツプ要素３４は電圧＋
を有する電圧源により給電される抵抗器を含んで
いる。アンドゲート３２の出力信号は状態表示器
７および（または）８として用いられ得る発光ダ
イオードを発光させるのには弱過ぎる可能性があ
るので、プル・アツプ要素３４が状態表示器７お
よび８を駆動する役割をする。

第２図から明らかなように、ナンドゲート３０
は、もし８つの入力信号がすべて１に等しけれ
ば、出力信号０を生じ、またもし８つの入力信号
のうち少なくとも１つが０に等しければ、出力信
号１を生ずる。従つて、インバータ３１の出力信
号は診断対象回路が正常な時には論理レベル１と
なる。ナンドゲート３０の出力信号０は、診断終
了信号ｗが論理レベル１に等しい時に限つて、デ
コーダ６の出力信号を１（正常時の出力信号）と
する。後で第９図で説明するように、診断周期の
終了を示す信号ｗが１となるのは、タイミング・
パルス列の最終のパルスが発せられた時である。
それに先行するパルスの発生中は信号ｗは論理レ
ベル０に等しく、従つてデコーダ６の出力信号は
０である。

原理的に、ナンドゲート３０、インバータ３１
およびアンドゲート３２は１つの９ビツト・アン
ドゲートに相当する。このような９ビツト・アン
ドゲートは図面に示したものとは異なる形態でも
構成され得る。

デコーダ６の出力信号は第１の状態表示器７に
は直接与えられ、第２の状態表示器８にはインバ
ータ３６を介して与えられる。従つて、回路が正
常な時には第１状態表示器７が駆動され、第２状
態表示器８は駆動されず、他方回路が異常な時に
は第１状態表示器７は駆動されず、第２状態表示
器８が駆動される。

状態表示器７および８は光学式、音響式または
機械式表示器、たとえば発光ダイオード、ブザー
またはフラグのいずれであつてもよい。

前記のように、制御回路２０は入力信号として
マスタークロツク信号ｃおよびマスターリセツト
信号ｒ（または対応する信号r′およびc′）を受け
る。制御回路２０はエネイブル信号ｅ、第
1BILBO３の第１の制御信号B_1Aおよびタイミン
グ・パルスｐを与える。これらのタイミング・パ
ルスｐは第２の制御回路４０に与えられる。第２
の制御回路４０はマスターリセツト信号ｒも受
け、出力信号として診断終了信号ｗを生ずる。

第３図には第1BILBO３の実施例が示されてい
る。この実施例は基本的に前記第１の文献に開示
されているBILBOと類似に設計されている。し
かし、マルチプレクサは必要とされない。詳細に
は、第1BILBO３は８つの記憶素子たとえばフリ
ツプフロツプ４１〜４８、８つのアンドゲート５
１〜５８、８つのノアゲート６１〜６８、８つの
排他的オアゲート７１〜７８ならびにフイードバ
ツク回路中の３つの排他的オアゲート７９，８０
および８１を含んでいる。第１制御信号B_1Aのパ
ルスを引伸すため、コンデンサ８２が第１制御入
力端に並列に設けられている。

一層詳細には、第1BILBOは直列に接続された
８つのモジユールまたは群を含んでいる。各群は
１つの記憶素子および１つのゲート組合わせを含
んでいる。このゲート組合わせは１つの記憶素子
の出力を他の記憶素子の入力端に与えることを可
能にするものであり、図示の実施例では１つのア
ンドゲート、１つのノアゲートおよび１つの排他
的オアゲートから成つている。たとえば第４の群
は第４のフリツプフロツプ４４、第４のアンドゲ
ート５４、第４のノアゲート６４および第４の排
他的オアゲート７から成つている。第４のノアゲ
ート６４の第１入力端は第３のフリツプフロツプ
４３の出力端に接続されている。第４のノアゲー
ト６４の第２入力端には第２制御信号B_2A＝０が
与えられている。第４の排他的オアゲート７４
は、第４のノアゲート６４の出力端に接続された
第１入力端と、第４のアンドゲート５４の出力端
に接続された第２入力端とを有する。オアゲート
７４の出力端は第４のフリツプフロツプ４４に接
続されている。第４のアンドゲート５４は第１制
御信号B_1Aおよび第４入力信号Z_4Aを与えられて
いる。第４のフリツプフロツプ４４が生ずる出力
信号Q_4Aは第1BILBO３の第４の出力端に与えら
れる。また信号Q_4Aは次群のノアゲート６５の第
１入力端に与えられる。他の群も第４群と同一の
構造を有する。

この第1BILBO３の実施例では、第１ノアゲー
ト６１の第１入力端へのフイードバツク・ループ
が次のように追加された排他的オアゲート７９，
８０および８１を介して形成されている。排他的
オアゲート７９の２つの入力端にはそれぞれ第７
および第８のフリツプフロツプ４７および４８の
出力信号Q_7AおよびQ_8Aが与えられている。排他
的オアゲート８０の２つの入力端にはそれぞれ第
５フリツプフロツプ４５の出力信号Q_5Aおよび排
他的オアゲート７９の出力信号が与えられてい
る。排他的オアゲート８１の２つの入力端にはそ
れぞれ第３フリツプフロツプ４３の出力信号Q_3A
および排他的オアゲート８０の出力信号が与えら
れている。排他的オアゲート８１の出力がフイー
ドバツク・ループの出力である。

８つのフリツプフロツプ４１〜４８は入力信号
としてマスターリセツト信号ｒおよびエネイブル
信号ｅをも受ける。

制御信号B_1AおよびB_2A（B_2A＝０）により第
1BILBO３はリニア・シフトレジスタとして構成
されている。第1BILBO３の機能は擬似ランダ
ム・テストパターンを発生することである。この
実施例では、テストパターンの最大周期はマスタ
ークロツク信号ｃの255パルスに相当する。擬似
ランダム・テストパターンはBILBO３の８つの
出力端から出力信号Q_1A，Q_2A，…Q_8Aとして得ら
れる。

使用部品の一例をあげれば、アンドゲート５１
〜５８はTexas Instruments Incorporated、
Dallas、Texasの7408形、ノアゲート６１〜６８
は同社の7402形、排他的オアゲート７１〜８１は
同社の7486形であつてよい。また、８つのフリツ
プフロツプ４１〜４８は単一の標準回路たとえば
同社の“デユアル４ビツト・クリア付きラツチ”
74116形で組立てられたものであつてよい。この
ような標準回路は第４図に示されており、そのフ
アンクシヨン・テーブルは第５図に示されてい
る。なお、本発明の範囲がここに例示した部品を
使用することに限定されるものではない。

第４図の標準回路では、入力信号および出力信
号は第１添字のみを付し、第２添字を付さずに示
されている。その理由は第４図の標準回路は第
2BILBO５におけるフリツプフロツプ列を構成す
るのにも使用され得るからである。従つて、第４
図および第５図は第2BILBO５の構成の基礎とし
ても用いられ得る。

８つのフリツプフロツプの入力信号はY₁，Y₂
…Y₈として示されている。出力信号はQ₁，Q₂，
…Q₈として示されている。クリアまたはリセツ
ト信号はｒ、またエネイブル信号はｅである。四
角枠のなかの数字は特定のチツプのピン番号を示
している。第５図のフアンクシヨン・テーブル
で、Ｈは高レベル、Ｌは低レベル、Ｘは無関係、
Q₀は特定の入力条件の確立以前における信号Ｑ
のレベルを示している。

第６図には診断対象回路２の任意に選ばれた一
例が示されている。この回路２は４つのナンドゲ
ート９１〜９４および４つのフリツプフロップ９
５〜９８を含んでいる。第１ナンドゲート９１が
第1BILBO３から２つの入力信号Q_1AおよびQ_2Aを
受けるものと仮定されている。第１ナンドゲート
９１の出力端は第１フリップフロツプ９５の入力
端に接続されている。第１フリツプフロツプ９５
の出力端は第１出力信号Z_1Bを与える。他のナン
ドゲートおよびフリツプフロツプについても上記
と同様である。

常時作動モードでは、入力信号Q_1AないしQ_8A
は回路２から切離されかつ（または）他の要素
（第６図には図示せず）に接続されている。この
ことは、常時作動モードでは、診断対象回路２に
対する刺戟が他から与えられることを意味する。
診断対象回路２はスイツチ（図示せず）により診
断モードにセツトされる。第６図に示されている
ように、第1BILBO３の出力信号が４つのナンド
ゲート９１〜９４の入力端に与えられ、またフリ
ツプフロツプ９５〜９８の出力信号Z_1B〜Z_4Bが第
2BILBO５の最初の４つの入力端に与えられる。
代わりに、フリツプフロツプ９５〜９８は第
1BILBO３もしくは第2ILBO５の一部分を形成す
るように使用され得る。

ここで指摘すべきこととして、第６図の回路２
は前記のLSSD仕様に従つて分割されている。特
に、回路２は２つの部分に分割されている。一方
の部分は４つのナンドゲート９１〜９４を含んで
おり、他方の部分は４つのフリツプフロツプ９５
〜９８を含んでいる。

第７図には第2BILBO５の実施例が示されてい
る。第2BILBO５のハードウエア設計は第３図の
第1BILBO３のハードウエア設計と同一である。
従つて、第３図中の要素に対応する要素は第３図
中の符号の最初に１を追加して示されている。
BILBO５は８つのフリツプフロツプ１４１〜１
４８、８つのアンドゲート１５１〜１５８、８つ
のノアゲート１６１〜１６８、８つの排他的オア
ゲート１７１〜１７８およびフイードバツク・ル
ープに追加された３つの排他的オアゲート１７９
〜１８１を含んでいる。この回路の詳細な説明は
省略することにする。

第７図からわかるように、第１制御信号B_1Bは
B_1B＝１に選ばれ、また第２制御信号B_2BはB_2B＝
０に選ばれている。この目的で、第１制御入力端
は電圧＋を有する電圧源に接続され、また第２
制御入力端はアースに接続されている。

制御信号B_1BおよびB_2Bの選定により、第
2BILBO５は並列入力シグニイチユア・アナライ
ザとして構成されている。この第2BILBO５の機
能は回路２の出力端において４つの信号Z_1B，
Z_2B，Z_3BおよびZ_4Bにより表わされる診断データ
をとらえることである。加えて、第2BILBO５は
論理１もしくは論理０である４つの入力信号Z_5B，
…Z_8Bを受ける。

第2BILBO５は前記のように、第１制御信号
B_1Bがエネイブルされる仕方を除けば、第３図に
示した第1BILBO３と同一である。第３図では第
１制御入力端が制御回路２０の出力端に接続され
ているのに対して、第７図では第１制御入力端が
抵抗器を介して電圧＋を有する電圧源に永久接
続されている。第４図および第５図による標準回
路がフリツプフロツプ１４１〜１４８として用い
られ得る。

先に第２図で説明したように、出力信号Q_1B，
…Q_8Bはデコーダ６の入力端に与えられる。第
2BILBO５に接続されているデコーダ６（第２図
参照）の機能は、第2BILBO５によりとらえられ
た診断データが正しいデータであるか否かを判定
することである。もし正しければ、デコーダ６は
論理レベルが１の出力信号を生ずる。もし正しく
なければ、デコーダ６は論理レベルが０の出力信
号を生ずる。使用される診断パターンにも診断対
象回路２にも関係して、第2BILBO５の出力信号
Q_1B〜Q_8Bのうちいくつかはインバータにより論
理レベルを反転されてからデコーダ６に与えられ
得る。第７図の例では、第３および第８出力信号
はそれぞれインバータ２４および２５により反転
されてからデコーダ６に与えられている。

第８図には制御回路の実施例が示されており、
これは第１制御回路２０および第２制御回路４０
から成つている。第１制御回路２０は１つの第１
フリツプフロツプ２０１、１つのアンドゲート２
０３、１つのナンドゲート２０５および１つの第
２フリツプフロツプ２０７を含んでいる。マスタ
ーリセツト信号ｒは第１フリツプフロツプ２０１
のクロツク入力端CLKおよびクリア入力端CLR
に与えられる。第１フリツプフロツプ２０１のデ
ータ入力端Ｄおよびリセツト入力端PRは抵抗器
を介して電圧源＋に接続されている。第１フリ
ツプフロツプ２０１の出力端はアンドゲート２０
３の一方の入力端に接続されている。アンドゲー
ト２０３の他方の入力端はマスタークロツク信号
ｃを与えられる。第１フリツプフロツプ２０１の
出力信号はカウンタ・エネイブル信号ｓである。
第１フリツプフロツプ２０１の相補性出力信号
は第２フリツプフロツプ２０７のクリア入力端
CLRに接続されている。第２フリツプフロツプ
２０７のクロツク入力端CLKおよびデータ入力
端Ｄはアースに接続されており、他方リセツト入
力端PRはマスターリセツト信号ｒを与えられる。
第２フリツプフロツプ２０７の出力信号は第１制
御信号B_1Aである。

ノアゲート２０５の２つの入力端にはそれぞれ
カウンタ・エネイブル信号ｓおよびマスタークロ
ツク信号ｃが与えられる。ノアゲート２０５の出
力信号はエネイブル信号ｅである。

第１制御回路２０において、Texas
Instruments社のデユアル・フリツプフロツプ
7474形の第１部分が第１フリツプフロツプ２０１
として、またその第２部分が第２フリツプフロツ
プ２０７として用いられ得る。アンドゲート２０
３としては同社の7408形、またノアゲート２０５
としては同社の7400形が用いられ得る。

第２制御回路４０は第１カウンタ２１０および
第２カウンタ２１２を含んでいる。両カウンタは
いずれも０から16までカウントするように設計さ
れている。16に達すると、カウンタは０に復帰す
る。16パルスの後、キヤリ信号パルスｋがが第１
カウンタ２１０のキヤリ出力端CRから発せられ
る。この公知の組合わせで、０から255までのカ
ウントが行なわれ、その後に再び０に復帰する。

両カウンタ２１０および２１２のロード入力端
LDは共通の抵抗器を介して電圧＋を有する電
圧源に接続されている。クリア入力端CLRはマ
スターリセツト信号ｒを与えられる。第１カウン
タ２１０のキヤリ出力端CRは第２カウンタ２１
２のクロツク入力端CLKに接続されている。第
１制御回路２０からのタイミング・パルス信号ｐ
は第１カウンタ２１０のクロツク入力端CLKに
与えられる。第２カウンタ２１２のキヤリ出力端
CRに生ずる信号は第２制御回路４０の出力信号
であり、診断終了信号ｗとして用いられる。

作動にあたり、第２制御回路４０は０から255
までカウントすると、すなわちマスタークロツク
信号ｃの255個のパルスを受けると、出力端から
診断終了信号パルスｗを発するとともに初期状態
０に復帰する。

各カウンタはたとえばTexas Instruments社の
74171形であつてよい。

第９図には第２図の診断装置に対する種々のタ
イミング図が示されている。これらのタイミング
図に基づいて、回路２を診断する際の作動シーケ
ンスを説明する。

診断の開始にあたり、すべての診断装置、すな
わち回路２、BILBO３および５ならびにデコー
ダ６がマスターリセツト信号ｒによりリセツトさ
れる。これはスイツチ１１（第２図参照）の閉路
より行なわれ得る。

マスターリセツト信号ｒ（立ち下がる第１の縁
と立ち上がる第２の縁とを有するパルス）は第９
図の最上段に示されている。このパルスにより、
第９図の第４段に示されているように、第１制御
信号B_1A中の１つのパルスが発せられる。マスタ
ーリセツト信号ｒの立ち上がり縁で、カウンタ・
エネイブル信号ｓ（第９図の第２段参照）が高レ
ベルに移行して論理１の値に達する。カウンタ・
エネイブル信号ｓが高レベルに移行する時、それ
を反転した信号（第９図の第３段参照）は低レ
ベルに移行する。コンデンサ８２の作用により、
第１制御信号B_1Aの立ち下がり縁はマスターリセ
ツト・パルスの立ち上がり縁よりも遅れる。制御
信号B_1Aのパルスにより第1BILBO３のフリツプ
フロツプ４１〜４８に所定の値Z_1A，Z_2A，…Z_8A
（第２図参照）がロードされる。その後に第
1BILBO３の制御またはロード信号B_1Aは論理０
の値に復帰する。

マスターリセツト信号ｒの立ち上がりと同時に
エネイブル信号ｅが生じ始める。このエネイブル
信号は番号１、２、３、４、…16、…32、…（ｎ
×16）…、256を付されているパルスの列から成
つている。信号ｅは第１および第2BILBO３およ
び５の内容を、診断が終了するまで、フイードバ
ツク形態で繰返しシフトする。番号16のパルスが
生ずると、キヤリ信号ｋ中に１つのパルスが発せ
られる（第９図の第６段参照）。このパルスおよ
び後続の15個のパルスは第２カウンタ２１２でカ
ウントされる。換言すれば、エネイブル信号ｅの
なかの番号16、32、…（ｎ×16）…を有する各パ
ルスによりキヤリ信号ｋ中に１つのパルスが発せ
られる。これはエネイブル信号中に番号256を有
するパルスが生ずるまで続く。番号256のパルス
の生起と同時に第２制御回路４０の出力端Ｗから
１つのパルスが診断終了信号として発せられる
（第９図の最下段参照）。この診断終了パルスはデ
コーダ６のナンドゲート３２に与えられる。この
パルスの継続時間中に、状態信号がナンドゲート
３０から状態表示器７および８に転送される。エ
ネイブル信号ｅにより、初期入力情報Z_1A…Z_8Aは
256／16＝32回にわたりフリツプフロツプ４１〜
４８の列をめぐつてシフトされる。これらの32サ
イクルの間に診断対象回路２に第1BILBO３から
256種類の入力構成Q_1A…Q_8Bを受ける。回路２は
2⁴＝16種類の出力構成Z_1B…Z_4Bを発する。これら
のデータは永久情報Z_5B…Z_8Bと共に、エネイブル
信号ｅにより、32回にわたり第2BILBO５内で循
環シフトされる。従つて、第2ILBO５の出力端
には、256種類の出力組合わせQ_1B…Q_8Bが生じ得
る。エネイブル信号ｅ中の番号256のパルスに対
応する最終の組合わせのみがデコーダ６で誤り検
定のために用いられる。換言すれば、入力情報
Z_1A…Z_8Aは第1BILBO３、回路２および第
2BILBO３により255個の相次ぐパルスの過程で
処理され、エネイブルパルス列の最終パルスの生
起時にのみ、デコーダ６の出力、従つてまた回路
２の正常もしくは異常が表示される。

以上の説明から本発明により所期の目的を満足
する新規な診断装置が得られることが分る。また
以上に好ましい実施例について図示し説明してき
た内容から本発明の変形および応用は当業者によ
り本発明の範囲内で種々に行なうことができる。
本発明の範囲は、以上にあげた実施例により制限
されることなく、特許請求の範囲によつてのみ制
限されるものである。

【図面の簡単な説明】

第１図は本発明による診断装置のブロツク図、
第２図は本発明の実施例の一層詳細なブロツク
図、第３図は擬似ランダム・テストパターン発生
器として構成された第１のBILBOの実施例の概
要回路図、第４図は第１および（または）第
2BILBOにフリツプフロツプ・アセンプリとして
用いられ得るデユアル４ビツト・ラツチの概要回
路図、第５図は第４図のデユアル・ラツチの機能
を示す図表、第６図は４つのナンドゲートおよび
４つのフリツプフロツプを有する典型的な診断対
象回路の概要図、第７図は第２のBILBOの実施
例の概要回路図、第８図は制御回路の実施例の概
要図、第９図は第２図ないし第８図の回路の作動
シーケンスを示すタイミング・ダイアグラムであ
る。２…診断対象回路（デイジタル電子回路）、３
…第１ビルトイン・ロジツク・ブロツク・オブザ
ーバ（第1BILBO）、４…診断データ評価回路、
５…第2BILBO、６…デコーダ、７，８…状態表
示器、１０…マスタークロツクおよびリセツト回
路、１１…スイツチ、１２…外部マスタークロツ
クおよびリセツト回路、１３，１４…スイツチ、
５…アース、８…スイツチ、２０…第１制御回
路、２２…スイツチ、２４，２５…インバータ、
３０…論理素子（ナンドゲート）、３１…インバ
ータ、３２…ゲート（アンドゲート）、３４…プ
ル・アツプ要素、３６…インバータ、４０…第２
制御回路、４１〜４８…フリツプフロツプ、５１
〜５８…アンドゲート、６１〜６８…ノアゲー
ト、７１〜７８…排他的オアゲート、７９〜８１
…オアゲート、８２…コンデンサ、９１〜９４…
ナンドゲート、９５〜９８…フリツプフロツプ、
１４１〜１４８…フリツプフロツプ、１５１〜１
５８…アンドゲート、１６１〜６８…ノアゲー
ト、１７１〜１８１…排他的オアゲート、２０１
…フリツプフロツプ、２０３…アンドゲート、２
０５…ナンドゲート、２０７…フリツプフロツ
プ、２１０，２１２…カウンタ。

Claims

【特許請求の範囲】１デイジタル電子回路の診断のために第１ビル
トイン・ロジツク・ブロツク・オブザーバ（第
1BILBO）、第２ビルトイン・ロジツク・ブロツ
ク・オブザーバ（第2BILBO）、デコーダ、少な
くとも１つの状態表示器および制御回路が含まれ
ており、 (a) 前記第1BILBOは前記診断対象回路の入力端
に接続されており、直列接続された記憶素子列
と少なくとも１つの記憶素子の出力端を他の記
憶素子の入力端に接続する入力変更手段とを有
し、擬似ランダム・テストパターンの発生に用
いられており、 (b) 前記第2BILBOは前記診断対象回路の出力端
に接続されており、直列接続された記憶素子列
と少なくとも１つの記憶素子の出力端を他の記
憶素子の入力端に接続する入力変更手段とを有
し、並列入力シグニイチユア・アナリシスに用
いられており、 (c) 前記デコーダは (ca) 入力端で前記第2BILBOの出力端に接続さ
れており、前記診断対象回路が正常な時には
所定の論理レベルの組合わせである入力信号
を受け、他方前記診断対象回路が異常な時に
は所定の組合わせと異なる論理レベルの組合
わせである入力信号を受け、 (cb) 出力端に前記診断対象回路が正常な時には
第１の出力信号を、他方前記診断対象回路が
異常な時には第２の出力信号を与えるのに用
いられており、 (d) 前記状態表示器は前記デコーダの出力端に接
続されており、前記診断対象回路の状態を表示
するのに用いられており、 (e) 前記制御回路は前記第１および第2BILBOな
らびに前記デコーダをマスタークロツク信号に
関係するタイミングで制御するのに用いられて
いることを特徴とするデイジタル電子回路の診
断装置。２前記第1BILBOが第１群および第２群に分割
された複数個の入力端を含んでおり、論理０を表
わす第１入力信号は前記第１群の入力端に与えら
れ、他方論理１を表わす第２入力信号は前記第２
群の入力端に与えられることを特徴とする特許請
求の範囲第１項記載の装置。３前記第2BILBOが複数個の入力端を含んでお
り、その第１の組合わせは前記診断対象回路に接
続されており、またその第２の組合わせは第１論
理レベルを表わす入力信号を与えられていること
を特徴とする特許請求の範囲第１項記載の装置。４前記第2BILBOの入力端の第３の組合わせが
第２論理レベルを表わす入力信号を与えられてい
ることを特徴とする特許請求の範囲第３項記載の
装置。５前記第2BILBOの出力端が非相補性出力端で
あり、これらの非相補性出力端の出力信号が、前
記診断対象回路が正常な時には所定の論理レベル
の組合わせを有し、他方前記診断対象回路が異常
な時には所定の組合わせと異なる論理レベルの組
合わせを有し、前記第2BILBOの出力端のうち前
記診断対象回路が正常な時に第１論理レベルの出
力信号を与える第１群の出力端はインバータに接
続されており、また前記インバータの出力端と前
記第2BILBOの出力端のうち前記診断対象回路が
異常な時に第２論理レベルの出力信号を与える第
２群の出力端とは前記デコーダの入力端に接続さ
れていることを特徴とする特許請求の範囲第１項
記載の装置。６前記デコーダの入力端が論理素子の入力端で
あり、その入力信号は前記診断対象回路が正常な
時にはすべて同一の論理レベルを有することを特
徴とする特許請求の範囲第５項記載の装置。７前記論理素子がナンドゲートであることを特
徴とする特許請求の範囲第６項記載の装置。８前記デコーダが、前記診断対象回路が正常な
時には第１の論理レベルを有し、他方前記診断対
象回路が異常な時には第２の論理レベルを有する
出力信号を与える出力端を有することを特徴とす
る特許請求の範囲第１項記載の装置。９前記マスタークロツク信号が前記診断対象回
路から導き出されていることを特徴とする特許請
求の範囲第１項記載の装置。１０前記マスタークロツク信号が前記診断対象
回路に追加して設けられたマスタークロツク回路
から導き出されていることを特徴とする特許請求
の範囲第１項記載の装置。１１前記制御回路が前記第１および第2BILBO
を制御する第１の制御回路と、前記第１の制御回
路からのタイミングパルスにより制御されて前記
マスタークロツク信号の所定数のクロツクパルス
の後に前記診断対象回路の診断の終了を示す出力
信号を前記デコーダに与える第２の制御回路とを
有することを特徴とする特許請求の範囲第１項記
載の装置。１２前記第２の制御回路の出力信号が前記デコ
ーダ内の常時は閉じているゲートに与えられ、こ
のゲートを開いて前記デコーダの出力信号を前記
状態表示器に通すことを特徴とする特許請求の範
囲第１１項記載の装置。１３前記ゲートがアンドゲートであることを特
徴とする特許請求の範囲第１２項記載の装置。１４前記第２の制御回路が少なくとも１つのカ
ウンタを含んでいることを特徴とする特許請求の
範囲第１１項記載の装置。１５前記制御回路が所定数のタイミングパルス
の列から成るエネイブル信号を形成し、それによ
り前記第１および第2BILBOの作動を可能ならし
め、かつ前記タイミングパルス列の最終のタイミ
ングパルスで診断終了パルスを形成し、それによ
り常時は閉じているゲートを開いて前記デコーダ
内に診断終了時点で得られている情報を前記状態
表示器に通すことを特徴とする特許請求の範囲第
１項記載の装置。１６前記タイミングパルス列が256個のタイミ
ングパルスから成ることを特徴とする特許請求の
範囲第１５項記載の装置。