JPS6376680A - 同期信号欠落補償装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同期信号が欠落した際に疑似的に同期信号
を発生する同期信号欠落補償装置に関するものである。

〔従来の技術〕

テレビジョン信号など同期信号が付加される信号をディ
ジタル処理しようとするとき、ディジタル処理動作の基
準として同期信号が一般に用いられる。

しかしながら、ＶＴＲ（ビデオ・テープ・レコーダ）か
ら出力されるテレビジョン信号の場合などでは信号の欠
落が発生し、同期信号が検出されないことがある。

このような場合にも、ディジタル処理が正常に行なわれ
るようにするため、同期信号の一周期を過ぎても同期信
号が検出されなかったときには、疑似的な同期信号を発
生させ、ディジタル処理回路に供給する。

このような疑似的な同期信号発生のため従来用いられた
一例を第４゛図に示す。この第４図において、５は同期
信号を検出してパルス金出力する同期信号検出部、２は
カウンタ回路、４はＯＲ回路である。

第４図の回路の動作を示すタイムチャートは第５図のよ
うになっており、同期信号検出部５は第５図（ａ）に示
す入力同期信号の立ち上がクエツジ部で第５図Φ）に示
すように、一定の幅のパルスを出力する。

カウンタ回路２では、クロックをカウントしており、同
期信号検出部５の出力パルスでリセットされ、カウント
値が一定値に達したところで第５図（Ｃ）に示すように
同期信号検出部５の出力パルスと同じ幅のパルスを出力
するとともにリセットされるものとする。このカウンタ
回路２の出力が第５図（ｄ）に示すように入力同期信号
欠落時の補償用のパルスとなる。

したがって、カウンタ回路２がリセットされた後、パル
スが出力されるまでの時間が同期信号の１周期程度にな
るようあらかじめ設定しておく。

このとき、ＶＴＲにおける再生信号などジッタを含む同
期信号では、周期が変動するが、この周期が長くなった
場合に補償用のパルスが出力されるのを防ぐためにカウ
ンタ・リセットからパルス出力までの時間間隔を同期信
号の１周期よフ長く設定しておく必要がある。

〔発明が解決しようとする問題点３ 以上のように同期信号欠落補償装置が構成された場合、
上述のように同期信号欠落時に出力される補償用のパル
スは本来出力される時点よりも遅れて出力されるという
問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、同期信号欠落時に出力される欠落補償用の同期信
号パルスが、先行する同期信号から正確に１同期信号周
期遅れた位置に出力されるとともに、入力同期信号の周
期が少し長くなった場合においても補償用同期信号・々
ルスを出力せず、入力同期信号によって同期信号ノξル
スを出力することのできる同期信号欠落補償装置を得る
ことを目的とする。

〔問題点を解決するための手段〕

この発明に係る同期信号欠落補償装置は、入力同期信号
の同期信号レベルを検出してパルスを出力する同期信号
検出手段と、この同期信号検出手段の出力パルスから一
定の遅れをもった出力同期信号パルス全発生するととも
に、同期信号レベルを検出した際に得る前記パルスでリ
セットされ、次の出力同期信号パルスが発生すべき時点
以前に次のリセットがなされなかった場合には、欠落補
償用パルスを出力する欠落補償用パルス発生子板とを設
けたものである。

〔作　用〕

この発明においては、出力同期信号パルスに対して先行
するパルスで欠落補償用ノ々ルス発生手段中のパルス出
力タイミング設定手段をリセットし。

入力同期信号が欠落したときには先行する出力同期信号
から正確に１同期信号周期遅れた時点で欠落補償用の同
期信号パルスを出力し、入力同期信号の１周期が一時点
に長くなっても補償用同期信号パルスを出力することは
なく、入力同期信号によって決定される位置に出力同期
信号パルスを出力する。

〔実施例〕

以下、この発明の同期信号欠落補償装置の実施例を図に
ついて説明する。第１図はその一実施例の構成を示すブ
ロック図である。この第１図において、１は同期信号レ
ベルを検出してパルスを出力する同期信号検出回路であ
る。

この同期信号検出回路１の出力はカウンタ回路２および
パルス遅延回路３に送出するようＶＣなっている。パル
ス遅延回路３とカウンタ回路２の出力はＯＲ回路４を経
てディジタル処理回路へ送出するようになっている。

上記カウンタ回路２は一定周期のクロックを計数し、そ
の計数値が一定値に達したときパルスを出力するように
なっている。

また、パルス遅延回路３は同期信号検出回路１の出力パ
ルスを設定した時間だけ遅延するようになっている。

第１図の各部の入出力信号をタイムチャートの形で第２
図に示す。この第２図を併用して次に動作について説明
する。同期信号検出回路１は入力同期信号（第２図（ａ
））が同期信号レベルになったことを検出し、第２図Φ
）に示すようにパルスを出力する。

この同期信号検出回路１の出力パルスは、パルス遅延回
路３で一足の時間遅延を受け、第２図（切に示すような
タイミングでＯＲ回路４の一方の入力に加えられるとと
もに、カウンタ回路２のリセット端子にも加えられてい
る。

カウンタ回路２はクロックを計数して、その計数値があ
らかじめ設定した値に達したとき、パルス遅延回路３の
出力と同じ幅のパルスを出力する。

ここで、カウンタ回路２はリセットされた後、パルス遅
延回路３の遅延時間と同期信号１周期の時間を足し合わ
せた時間が経過した時点でパルスを出力するものとする
。

このため、入力同期信号が欠落しなければ、カウンタ回
路２はパルスを出力する計数値に達する前にリセットさ
れることになり、カウンタ回路２は出力パルスを出さな
いが、入力同期信号に欠落が生じたときには、第２図（
ｅ）に示すように同期信号が欠落しなかった場合に、パ
ルス遅延回路３がら出力されるであろう位置にカウンタ
回路２がらパルスを出力する。

カウンタ回路２の出力と、パルス遅延回路３とはＯＲ回
路４で合成されて、欠落が補われた同期信号パルスが第
２図（ｅ）のように得られる。

また、ＶＴＲから出力されるテレビジョン信号の同期信
号のように同期信号の周期が変動することがあっても、
同期信号の周期が上述のカウンタ回路２のリセットから
ノ々ルス出力までの間隔より短ければ、カウンタ回路２
からパルスが出力されることなく、入力同期信号からタ
イミングの決定されたパルスがパルス遅延回路３から出
力される。

なお、上記実施例では、同期信号欠落時に発生する補償
用ノぐルスの出力タイミングの決定にカウンタ回路２を
用いているが、ここには、たとえば、ＴＴＬ　ＩＣ５Ｎ
７４　ＬＳ１２３のようなリトリガラブル単安定マルチ
バイブレータを用いて同期信号検出回路１の出力パルス
でこのタイミング決定用単安定マルチバイブレータをト
リガし、この単安定マルチバイブレータの出カッぐルス
のパルス幅でタイミングを決定する構成としてもよい。

第３図はこの構成の一例で、同期信号検出回路１の出力
で単安定マルチバイブレータ６をトリガし、この単安定
マルチバイブレータ６の出力パルスの終了するエツジで
補償用パルス生成用の単安定マルチバイブレータ７をト
リガする。

ここで、単安定マルチバイブレータ６には、リトリガラ
ブル（再トリガ可能）な単安定マルチバイブレータ（た
とえば５Ｎ７４　ＬＳ１２３　）を用いる。

また、第１図のようにカウンタ回路２を用いた場合には
、カウンタの計数値をディジタルデータ比較器などであ
らかじめ設定した値と比較し、比較器出力を同期信号検
出回路１に返すことによってカウント値がある値以下の
場合には検出動作を禁止するように構成することができ
る。

この検出動作禁止期間を同期信号１周期より少し短くし
ておくことによって、入力同期信号に雑音が含まれてい
ても、これを同期信号として検出することが大幅に減少
する。

さらに、第１図のカウンタ回路２において、リセットさ
れない場合には同期信号１周期分のクロックのカウント
を続け、同期信号１周期毎にノ七ルスを出力するよう構
成しておけば、入力同期信号が数周期にわたって連続的
に欠落しても補償用の同期信号パルスを出力し続けるこ
とができる。

〔発明の効果〕

この発明は以上説明したとおり、入力同期信号に対して
一定期間遅れた同期信号パルスを出力し、入力同期信号
欠落時の補償用パルスのタイミングを直前の入力周期信
号で決定するように構成したので、同期信号欠落補償用
パルスを直前の同期信号パルスから正確に同期信号１周
期遅れた位置に出力することができると同時に、入力同
期信号の周期が変動して長くなっても同期信号欠落補償
用パルスを出力せず、入力同期信号によって決まるタイ
ミングで同期信号・々ルスを出力することができる。

【図面の簡単な説明】

第１図はこの発明の同期信号欠落補償装置の一実施例の
構成を示すブロック図、第２図は第１図の同期信号欠落
補償装置の動作を示すタイミングチャート、第３図はこ
の発明の同期信号欠落補償装置の他の実施例における第
１図とは異なる部分のみを示すタイミング発生回路のブ
ロック図、第４図は従来の同期信号欠落補償装置のブロ
ック図、第５図は第４図の同期信号欠落補償装置の動作
を示すタイミングチャートである。 １・・・同期信号検出回路、２・・・カウンタ回路、３
・・・パルス遅延回路、４・・・ＯＲ回路、６．７・・
・単安定マルチパイブレーメ。 なお、図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）入力同期信号の同期信号レベルを検出してパルス
   を出力する同期信号検出手段と、この同期信号検出手段
   の出力パルスを受けてこの出力パルスより遅れた出力同
   期信号を発生するパルス発生手段と、前記同期信号検出
   手段の出力パルスでリセットされ、このリセットされた
   時点から一定の時間後に同期信号欠落補償用パルスを出
   力する欠落補償用パルス発生手段とを備えたことを特徴
   とする同期信号欠落補償装置。
2. （２）欠落補償用パルス発生手段はリセットから欠落補
   償用パルスを出力するまでの時間を設定するカウンタと
   、このカウンタのカウント値を設定値と比較するととも
   に出力を同期信号検出手段に供給し、カウント値が一定
   値以下のときには同期信号検出手段の検出動作を禁止す
   る手段とにより構成したことを特徴とする特許請求の範
   囲第１項記載の同期信号欠落補償装置。