JPS6376902U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案にかかるシーケンスコントロー
ラ用のステツプシーケンサの好適な実施例を示す
ブロツク図、第２図は従来のステツプシーケンサ
の１例を示す回路図である。 図において１はステツプシーケンサ、２はアツ
プダウンカウンタ、３は出力パターン格納ＲＯＭ
、４はＤ／Ａ変換器、５は外部スイツチ、６，７
は入力端子、８はエンコーダ、９は位置データ処
理回路、１０はタイマ、１１は時間データ処理回
路、１２は切替スイツチ、１００はステツプパル
ス信号、２００は位置パルス信号、３００は時間
パルス信号である。なお、各図中同一符号は同一
又は相当部分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 外部に設けられた位置検出装置の検出する所定
   の位置検出信号を、対応する制御用位置パルス信
   号に変換出力する位置データ処理回路と、 内部タイマの出力する時間信号を、時間と対応
   する制御用時間パルス信号に変換出力する時間デ
   ータ処理回路と、 シーケンス制御の所定ステツプ動作が終了する
   ごとに、該ステツプ動作の終了検出用外部スイツ
   チから出力されるステツプパルス信号の入力端子
   と、 前記各パルス信号を選択出力する切替えスイツ
   チと、 この切替えスイツチを介して出力されるパルス
   信号をカウントし、このカウント値をアドレス信
   号として出力するカウンターと、 シーケンス制御のパターン化された制御データ
   が、各制御ステツプ毎に所定のアドレス順に予め
   登録されており、カウンタから出力されるアドレ
   ス信号により対応する制御ステツプの制御データ
   をデジタル信号として出力する出力パターン格納
   メモリと、 この格納メモリから出力されるデジタル信号を
   対応する制御対象に向けアナログ信号に変換出力
   するＤ／Ａ変換器と、 を含み、シーケンス制御を行うことを特徴とする
   シーケンスコントローラ用のステツプシーケンサ
   。