JPS6380784A - 補償器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フィードバック制御のループ内で使用される
補償器に関するものである。

従来の技術 フィードバック制御の一例として、たとえば、モータの
回転速度を速度検出器により検出して、その検出信号に
よってモータへの供給電力を制御するモータの速度制御
装置は、ビデオテープレコーダのキャブスクンモータや
シリンダモーフ等に広く利用されている（たとえば、本
出願人が提案した特願昭５６−１４２７２４号を参照）
、シかしながら、このような速度制御’ＡＴＬのなかで
使用する補償器では、従来から利用されている比例。

積分、微分補償を行っているだけであり、負荷トルク変
動による回転速度の変動を十分に抑制することができな
かった。

このような問題を解決するために、本出願人は特願昭６
０−２２９１４３号および特願昭６０−２２９１４４号
において、新しい構成の補償器を使用して、負荷トルク
変動に対して非常に強くした高性能なモータの速度制御
ｇ置を提案した。すなわち、特願昭６０−２２９１４３
号や特願昭６０−２２９１４４号では、モータの回転速
度に応じた周期の交流信号を生じる回転センサと、回転
センサの交流信号によりモータの１回転当たり複数回の
検出を行う速度検出手段と、速度検出手段の検出信号に
もとすき演算、記憶して制御信号を作り出す補償手段と
、補償手段の制御信号に応じた電力を前記モータに供給
する電力増幅手段（駆動手段）によって速度制御系を構
成している。さらに、速度検出手段の検出信号に応動し
た回転誤差を得る回転誤差検出手段と、ＮｘＬ個（複数
個）のメモリ値群Ｍ［ＯコからＭ［ＮｘＬ−１］を格納
するメモリ手段と、メモリ手段のＬ間隔ずつ離れたＮｘ
個のメモリ値群を使って合成計算される合成値を実質的
に算出する合成値算出手段（メモリ出力値作成手段）と
、合成値算出手段の合成値と回転誤差検出手段の回転誤
差を演算合成した値に対応した更新値によってメモリ手
段のメモリ値を実質的に順番に更新保存する更新保存手
段と、合成値算出手段の合成値と回転誤差検出手段の回
転誤差を演算合成して制御信号を作り出す制御信号作成
手段とを存する補償手段（補償器）を使用することによ
って、高性能なモータの速度制御装置を実現している。

発明が解決しようとする問題点 しかしながら、特願昭６０−２２９１４３号や特願昭６
０−２２９１４４号で使用した補償器の構成では、多数
のデジタルメモリを使用することが必要不可欠であり、
通常、１６ｂｉｔｓＸ　１０００ｗｏｒｄｓ　＝　１６
　ｋｂｉｔｓ程度のメモリが必要とされる。

近年の半導体製造技術の向上によってメモリ用のＩＣ素
子が急速に低価格化しているとはいえ、１６ｋｂｉｔｓ
　ものメモリを使用することはコストの大幅な上昇を招
き、好ましくない。

また、補償器の動作にはかなりの演算量があり、速度検
出器の検出周期内に所定の演算を終わるためには、高価
な高速の乗算器等を使って高速演算する必要があった。

すなわち、補償器を実現するハードウェアの構成や動作
速度に関してかなりの制約があった。

本発明は、このような点を考慮して、上記の例に示され
るような多くのメモリを使用する補償器について検討し
、制御性能を悪化させることなく、必要メモリ数を大幅
に削減し、かつ、演算時間の制約も緩めるように工夫し
たものである。

問題点を解決するための手段 本発明では、所定タイミングごと、もしくは略所定タイ
ミングごとにデジタル誤差を得る誤差検出手段と、前記
誤差検出手段の複数個のデジタル誤差を合成した合成誤
差を作り出す合成誤差作成手段と、前記誤差検出手段が
新しいデジタル誤差を０個（ここに、Ｑは２以上の整数
）得るごとに複数個のメモリ値の内の１個を実質的に順
番に前記合成誤差作成手段の合成誤差と少なくとも１個
の前記メモリ値を演算合成した値に対応した更新値によ
って更新保存する更新保存手段と、前記誤差検出手段が
新しいデジタル誤差を得るごとに前記デジタル誤差と少
なくとも１個の前記メモリ値を演算合成して制御信号を
作り出す制御信号作成手段を具備し、前記合成誤差作成
手段と前記更新保存手段による１個の前記メモリ値の更
新動作をＱ以下の複数の部分動作に分割し、前記誤差検
出手段の異なったタイミングにおいて前記各部分動作を
行わせたことによって、上記の問題点を解決したもので
ある。

作用 本発明では上記の構成にすることによって、少数（Ｑ分
の１）のメモリ数によって高性能な補償器を実現してい
る。また、合成誤差作成手段と更新保存手段による１個
のメモリ値の更新動作を複数の部分動作に分割し、誤差
検出手段の異なったタイミングにおいて各部分動作を行
わせることにより、誤差検出手段の１タイミング内に必
要とされる演算量をかなり少なくしている。本発明の補
償器を使用したモータの速度制御装置においても、特願
昭６０−２２９１４３号や特願昭６０＝２２９１４４号
に示したように、負荷トルクの特定の周波数の変動の影
響を大幅に低減させることができた。すなわち、本発明
の補償器により高性能な制御装置を経済的に構成するこ
とができる。

実施例 以下、本発明の一実施例の補償器について、図面を参照
しながら説明する。第２図に本発明の補償器を使用した
モータの速度制御装置の例を表す構成図を示す、第２図
において、直流モータ１は回転センサ２と負荷１０を直
接回転駆動する０回転センサ２はモータ１の回転に伴っ
て１回転当たりＺｑ回（Ｚｑは２以上の整数であり、ビ
デオテープレコーダのキャプスタンモータでは、通常、
ＺＱ＝３５７）の交流信号ａを発生する。回転センサ２
の交流信号ａは速度検出器３に入力され、交流信号ａの
周期に応じたデジタル信号すを得ている。

速度検出器３の具体的な構成例を第３図に示す。

交流信号ａは波形整形回路３１によって波形整形され、
整形信号ｇを得ている。整形信号ｇはアンド回路３３と
フリップフロップ３５に入力されている。アンド回路３
３の入力側には、さらに、発振回路３２のクロックパル
スｐとカウンタ３４のオーバフロー出力信号Ｗも入力さ
れている０発振回路３２は水晶発振器と分周器等によっ
て構成され、整形信号ｇの周波数よりもかなり高周波の
クロックパルスｐ（５００ｋｔｌｚ程度）を発生してい
る。カウンタ３４は、アンド回路３３の出力パルスｈの
到来ごとにその内容をカウントアツプする１２ビツトの
アップカウンタになっている。また、オーバフロー出力
信号Ｗはカウンタ３４のカウント内容が所定値以下の時
には“Ｈ”であり、カウンタ３４のカウント内容が所定
値以上になるとＷは“Ｌ”に変化する（ここに、−“Ｈ
”は高電位状態を表し、′Ｌ１は低電位状態を表してい
る）。

データ入力型フリップフロップ３５は、整形信号ｇの立
ち下がりエツジをトリガ信号としてデータ入力端子に人
力された“Ｈ”を取り込み、その出力Ｑを“Ｈ”にする
（ｑ−“Ｈｏ）。また、補償器４からのリセット信号ｒ
　ｆ）＜　’　Ｈ’になると、カウンタ３４とフリップ
フロップ３５の内部状態がリセットされる（ｂ−ＬＬＬ
ＬＬＬＬＬＬＬＬＬ”、ｗ＝“Ｈ“、ｑ−Ｌ”）。

次に、第３図の速度検出器３の動作について説明する。

いま、カウンタ３４とフリップフロップ３５がリセット
信号ｒによってリセットされているものとする。波形整
形回路３１の出力信号ｇが１Ｌ”から“Ｉ］″に変わる
と、アンド回路３３の出力信号りとして発振回路３２の
クロックパルスｐが出力される。カウンタ３４は出力信
号りをカウントし、その内部状態を変化させていく、波
形整形回路３１の出力信号ｇが“Ｈ”から“Ｌ”に変わ
ると、アンド回路３３の出力信号りは１Ｌ”になり、カ
ウンタ３４はその内部状態を保持する。

また、フリップフロップ３５は）８号ｇの立ち下がりエ
ツジによってデータ“Ｈｏを取り込み、その出力信号ｑ
を“Ｌ”から“■（”に変化させる。カウンタ３４のデ
ジタル信号すは、回転センサ２の交流イま号ａの（半）
周期長に比例した値であり、モータ１の回転速度に反比
例している。後述の補償器４は、フリップフロップ３５
の出力信号ｑを見て、ｑが＠Ｈ″になると、カウンタ３
４のデジタル信号すを入力し、その後にリセット信号ｒ
を所定の短時間の間″Ｈ″にして、カウンタ３４とフリ
ップフロップ３５を初期状態にリセットし、次の速度検
出動作に備えている。なお、モータ１の回転速度が遅過
ぎるときには、波形整形回路３１の出力信号ｇの周期が
長いためにカウンタ３４の内部状態が所定値以上になり
、オーバフロー出力信号Ｗが“■（”から“Ｌ”に変わ
り、アンド回路３３の出力信号りが“Ｌ”になり、カウ
ンタ３４が所定の大きな値を保持することもある。

第２図の補償器４は、演算器５とメモリ６とＤ／Ａ変換
器７によって構成され、速度検出器３のデジタル信号す
を後述する内蔵のプログラムによって計算加工し、制御
信号Ｃを出力する。補償器４の制御信号Ｃは電力増幅器
８　（駆動手段）に入力され、電力増幅された駆動信号
ｄ　（制御信号Ｃに比例した電流）がモータｌに供給さ
れる。したがって、モータ１と回転センサ２と速度検出
器３と補償器４と電力増幅器８　（駆動手段）によって
速度制御系が構成され、モータ１の回転速度が所定の値
に制御される。

補償器４のメモリ６は、所定のプログラムと定数が格納
されたロム領域（ＲＯＭ：リードオンリーメモリ）と随
時必要な値を格納するラム領域（ＲＡＭ：ランダムアク
セスメモリ）に別れている。演算器５はロム領域内のプ
ログラムに従って所定の動作や演算を行っている。第１
図にそのプログラムの具体的な一例を示す。次に、その
動作について詳細に説明する。

（１）〈誤差検出手段ＩＡ＞ まず、演算器５は速度検出器３のフリップフロップ３５
の出力信号ｑを入力し、信号ｑが“Ｈ”となるのを待っ
ている。すなわち、速度検出器３が交流信号ａの（半）
周期を検出し、新しいデジタル信号すを出力するのをモ
ニタしている。ｑが“Ｈｏになると、速度検出器３のデ
ジタル信号すを読み込んで、デジタル信号すに対応する
速度検出値Ｓ（デジタル値）に直すとともに、リセット
信号ｒを所定時間“Ｈ”にして速度検出器３のカウンタ
３４とフリップフロップ３５をリセットする。所定の基
準値５ｒｅｆから速度検出値Ｓを引いて、その値をＲ倍
（ここに、Ｒは所定の正の定数）し、モータ１の現時点
での回転誤差Ｅ（デジタル誤差）を計算する［Ｅ　＝　
Ｒ・（Ｓｒｅｆ　−Ｓ）コ。

すなわち、所定タイミングごとく速度検出器３が新しい
デジタル信号すを出力するごと）、もしくは略所定タイ
ミングごとに新しいデジタル誤差Ｅを得ている。

（２）〈制御信号作成手段ＩＢ＞ 後述するメモリ出力値ｖＯと現時点のデジタル誤差Ｅを
所定の比率Ｄ：１　（ここに、Ｄは０．５≦Ｄ≦１なる
定数で、好ましくはＤ−１）にて演算合成し、制御信号
値Ｙを計算する（Ｙ　−Ｅ　＋　Ｄ・ｖＯ）、制御信号
値ＹをＤ／Ａ変換器７に出力し、Ｙの値に対応した直流
的な電圧（制御信号）に変換する。

（３）〈デジタル誤差時系列の保存ＩＣ＞後述の第１の
カウント変数■１に対応したメモリ値Ｆ［１１］に現時
点の新しいデジタル誤差Ｅを格納保存しておく　　（Ｆ
　［１１Ｆ−Ｅ）。

（４）＜第１のカウント手段ＩＤ） Ｑ（一般に、Ｑは２以上の整数。ここでは、Ｑを３以上
の整数として説明する）をｍｏｄ（法）として、新しい
デジタル誤差Ｅを得るごとに第１のカウント変数１１を
カウントアンプしていく。

すなわち、１１−１１＋１　　（１１＋１を新しく１１
にする）した後に、１１＝Ｑならば１１を０にリセット
する。このような演算をするならば、１１はＯからＱ−
１の間の整数になる。なお、１１の初期値はＯとする。

Ｉ１が０ならば（５１，（６１の動作を実行し、Ｉ１が
１ならば（７）の動作を実行し、Ｉ１が２ならば（８）
の動作を実行し、Ｉ１が０゜１．２でないならば（１）
の動作に復帰する。

（５）〈第２のカウント手段ＩＥ〉 Ｎｘ−Ｌ（一般に、Ｎｘは１以上の整数、Ｌは４以上の
整数。しかし、Ｎｘが２以上の整数、Ｌが（Ｚｑ／Ｑ）
の整数倍の整数であることが好ましいので、以後このよ
うな場合について説明する。）をｍｏｄ（法）として、
第１のカウント変数■１がＯになるごとに（新しいデジ
タル誤差ＥをＱ個得るごとに）第２のカウント変数Ｉ２
をカウントアンプしていく、すなわち、＋２＝＋２＋１
にした後に、＋２＝ＮｘＬならばＩ２をＯにリセットす
る。このような演算をするならば、Ｉ２は０からＮｘＬ
−１の間の整数になる。なお、Ｉ２の初期値はＮｘＬ−
１とする。

（６）＜メモリ出力値作成手段ＩＦ＞ 整数Ｊを１２に等しくＬ　（Ｊ＝Ｉ２）　、ラム領域内
のＬ間隔ずつ離れたＮｘ個のメモリ値群Ｍ　［Ｊ−ｎＬ
　　（ｍｏｄ　　ＮｘＬ）］　　　（ｎ＝１゜・・・・
・・、Ｎｘ）を使って、次式によりメモリ出力値■０を
作り出す。

Ｎｘ ＶＯ＝Σ　Ｗ　ｎ−Ｍ　［Ｊ　−ｎＬ　（ｍｏｄ　Ｎｘ
Ｌ）］ｎ＝１ ・・・・・・　（４） ここに、比率Ｗｎの値は、 ０＜Ｗｎ＜２／Ｎｘ　（ｎ＝１．−−、Ｎｘ）・・・・
・・　（５） であり、さらに、 ＮＸ Σ　Ｗｎ＝１　　　　　　　　　　　・・・・・・　（
６）ｎ＝１ と規格化している。具体的には、Ｎｘ≧２の場合に Ｗｎ＝１／Ｎｘ　　（ｎ＝１．−−−・、　　Ｎｘ）・
・・・・・　（７） にすると、（４）式はメモリ値群Ｍ　ＥＪ　−ｎＬ　＜
ｍ　ｏ　ｄＮｘＬ）コ　　（ｎ　＝　１　、　・＝ｑ・
、　Ｎ　ｘ　）を単純に加算合成した後にＮｘ（整数）
で割ることになり、演算が非常に簡単になる。その後に
、（１１の動作に復帰する。

（７）〈合成誤差作成手段ＩＧ＞ 前述のデジタル誤差時系列の保存動作によってＦ　［ｍ
］　（ｍ−０，１，・・・・・ｚ　　Ｑ−１）には連続
するＱ個のデジタル誤差が保存されている。このなかの
Ｆｄ個（ここに、Ｆｄは２以上でＱ以下の整数）の最新
のデジタル誤差Ｆ　［：Ｑ−ｍ］　　（ｍ＝１．２．・
・・・・・、Ｆｄ）にそれぞれ所定の比率１３ｍ（ｍ＝
１．２．・・・・・・、Ｆｄ）を掛けた値を加算合成し
て、合成誤差Ｅｇを作り出す。すなわち、Ｆｄ Ｅｇ＝Σ　Ｂｍ　−Ｆ　［Ｑ−ｍ〕・−・・Ｉｆ）ｍ＝
１ ここに、係数Ｂｍには Ｂｒｒ＋＝ＢＦｄ−ｍ＋１ （ｍ＝１．２．　・・・・・・、　　Ｆｄ）　　　　−
旧−ｆ２１なる関係がある。さらに、 Ｆｄ Σ　Ｂｍ＝１　　　　　　　　　　　・旧・・　（３）
ｍ＝１ に規格化している。その後に、（１）の動作に復帰する
。

（８）〈更新保存手段ＩＨ＞ メモリ出力値作成手段によるメモリ出力値ＶＱと合成誤
差Ｅｇを１：１の比率にて演算合成して更新値を計算し
、第２のカウント変数■２に対応したラム領域内のメモ
リ値Ｍ　ＣＩ　２］を更新しくＭ［ｒ２コーＥｇ＋ＶＯ
）　、次の更新時まで格納保存する。その後に、【１）
の動作に復帰する。

本実施例に示した本発明の補償器４を使用したモータの
速度制御装置は、第２図の負荷１ｏの生じる負荷トルク
変動の特定の周波数成分に対して極めて強くなることは
、先願の特許（特願昭６０−２２９１４３．６Ｏ−２２
９１４４）と同様である。さらに、本実施例に示すよう
に、誤差検出手段ＩＡが新しいデジタル誤差Ｅを得るご
とに制御信号作成手段ＩＢは新しい制御信号を作り出す
ようにし、かつ、誤差検出手段ＩＡが新しいデジタル誤
差をＱ個得るごとに更新保存手段ＩＨが１個のメモリ値
を更新するようになすことにより、更新保存手段ＩＨに
よって更新保存されるメモリ数（必要メモリ数）がＱ分
の１に削減できた。すなわち、このようにメモリ数を大
幅に削減しても、前述の負荷トルク変動の特定の周波数
成分に対して極めて強くなる効果（回転速度変動が生じ
ない効果）は確保することができた。これは、Ｌの値を
太き（すると、上述の補償器によって改善される周波数
成分が速度検出器の検出周波数に較べてかなり低くなる
ことがわかり、複数個のデジタル誤差Ｅから合成誤差Ｅ
ｇを作り、この合成誤差Ｅｇを使ってメモリ値を更新保
存させることにより、更新保存手段ＩＨの更新頻度をＱ
分の１に少なくしても、制御系の安定性および上述の改
善効果に悪影響を生じさせないようにできたことによる
ものである。

さらに、本実施例に示したように、連続するＦｄ個のデ
ジタル誤差を合成して合成誤差Ｅｇを求め、合成誤差Ｅ
ｇとメモリ出力値Ｖｏの合成値によってメモリ値Ｍ［１
２］を更新するならば、デジタル誤差已に含まれる不要
なノイズ成分によってフィードバック制御系の動作が不
安定になることを防止できることもわかった。これは、
デジタル誤差Ｅに含まれるかなり高周波の変動分の影響
が更新保存手段ＩＨのメモリ値やメモリ出力値作成手段
ＩＦのメモリ出力値に入り込むことを、合成誤差作成手
段ＩＧによって防止する効果を得ることができるからで
ある。

また、１個のメモリ値を更新保存するためのメモリ出力
値作成手段ＩＦと合成誤差作成手段ＩＧと更新保存手段
ＩＨによる一連の動作をＱ以下の複数の部分動作に分割
し、誤差検出手段ＩＡの異なったタイミングにおいて各
部分動作を行わせているので、誤差検出手段ＩＡの１タ
イミング内に必要とされる演算量が少なくなっている。

さらに、メモリ出力値作成手段ＩＦの動作を１１−０の
時に行っているので、制御信号作成手段ＩＢにおいて利
用するメモリ出力値ｖＯは遅れなしに変更される。なお
、メモリ出力値作成手段ＩＦの動作と更新保存手段ＩＨ
の動作を同一のタイミングに行ってもよく、そのような
場合には、Ｑ−２としても実現可能となる。

また、本発明の補償器を使用したモータの速度制御装置
の場合には、上述のＬの値をＬ−（Ｚｑ／Ｑ）・ｋ（こ
こに、ｋは１以上の整数）とするならば、モータ１の１
回転周期のに倍（整数倍）の周期の負荷トルク変動によ
る回転速度変動を大幅に抑制する効果がある。このよう
な効果は、ビデオテープレコーダのキャプスタンモータ
の場合、非常に好ましいものである。これについて説明
する。

キャプスタンモータの負荷は磁気テープやピンチローラ
であるので、負荷１０の発生する負荷変動はモータ１の
回転に同期している成分（モータ１の１回転を基本周期
とした周期的な負荷変動）以外に、モータ１の回転周波
数よりも低い周波数の負荷変動成分が生じることが多い
。このような負荷変動はキャプスタンモータの回転速度
変動の原因であり、テープ速度のワウ・フラッタを生じ
させる。ところで、このような負荷変動はモータ１の１
回転の周期の整数倍の周期を持つ周期的な変動が多いこ
とがわかった。したがって、上述の効果によって、負荷
トルク変動によるモータ１の回転速度のかなり低周波の
変動分を効果的に低減できた。

第４図に制御系全体の安定性を考慮にいれた本発明の補
償器４のプログラム例を示す。ここでは、更新保存手段
における更新値の計算の仕方と、メモリ出力値作成手段
におけるメモリ出力値の準備の個数と、制御信号作成手
段におけるメモリ出力値作成手段のメモリ出力値の利用
の仕方を改良している０次に、その動作について詳細に
説明する（モータの速度制御装置の全体の構成は第２図
と同じであり、説明を省略する）。

（１１）　　＜回転誤差検出手段４Ａ＞まず、演算器５
は速度検出器３のフリップフロップ３５の出力信号ｑを
入力し、信号ｑが“Ｈ”となるのを待っている。すなわ
ち、速度検出器３が交流信号ａの（半）周期を検出し、
新しいデジタル信号すを出力するのをモニタしている。

ｑが“Ｈ″になると、速度検出器３のデジタル信号すを
読み込んで、デジタル信号すに対応する速度検出値Ｓ（
デジタル値）に直すとともに、リセット信号ｒを所定時
間“Ｈ”にして速度検出器３のカウンタ３４とフリップ
フロップ３５をリセットする。所定の基準値５ｒｅｆか
ら速度検出値Ｓを引いて、その値をＲ倍（ここに、Ｒは
所定の正の定数）し、モータ１の現時点での回転誤差Ｅ
（デジタル誤差）を計算する［Ｅ　−Ｒ・（Ｓ　ｒｅｆ
　−Ｓ）］。

すなわち、所定タイミングごと、もしくは略所定タイミ
ングごとに新しいデジタル誤差Ｅを得ている。

（１２）　　＜制御信号作成手段４Ｂ＞後述するメモリ
出力値ＶＯと現時点のデジタル誤差Ｅを所定の比率Ｄ＝
１にて演算合成し、制御信号値Ｙを計算する（Ｙ　−Ｅ
　＋　Ｄ・■０）、制御信号値ＹをＤ／Ａ変換器７に出
力し、Ｙの値に対応した直流的な電圧（制御信号）に変
換する。

（１３）　　＜デジタル誤差時系列の保存４Ｃ＞後述の
第１のカウント変数１１に対応したメモリ値Ｆ［１１１
に現時点の新しいデジタル誤差Ｅを格納保存しておく　
　（Ｆ　［Ｉ　１］　−Ｅ）。

（１４）　　＜第１のカウント手段４Ｄ＞Ｑをｍｏｄ（
法）として、新しいデジタル誤差Ｅを得るごとに第１の
カウント変数１１をカウントアンプしていく、■１がＱ
ａ　　（ここに、ＱａはＱよりも小さい整数）に等しく
なるとメモリ出力値■０を後述のＶ［Ｐｘコに変更し、
■１がＱａに等しくない場合にはこのような変更動作を
行わない、これにより、１１＜Ｑａの範囲では■〇−Ｖ
［Ｐｘ−１］（後述）になり、■１≧Ｑａの範囲ではＶ
Ｏ＝Ｖ　［Ｐｘ］になっている。さらに、１１が０なら
ばαり、０ωの動作を実行し、■１が１ならばα刀の動
作を実行し、■１が２ならば０′ｍの動作を実行し、１
１が０．１．２でないならばαωの動作に復帰する。

（１５）　　＜第２のカウント手段４Ｅ＞Ｎｘ−Ｌをｍ
ｏｄ（法）として、第１のカウント変数１１がＯになる
ごとに（新しいデジタル誤差ＥをＱ個得るごとに）第２
のカウント変数１２をカウントアツプしていく。

（１６）　　＜メモリ出力値作成手段４Ｆ＞レジスタ変
数ｙ［ｍ＋１］の内容をＶ　［ｍｌに順番に転送した後
に（ｍ＝＝ｏ、１．・・・・・・、Ｐｘ−１）、ＮｘＬ
をｍｏｄとして第２のカウント変数■２にＰｘ（ここに
、Ｐｘは１以上で３以下の整数であり、Ｐｘ−１が好ま
しい）を足した整数Ｊを計算する［Ｊ＝１２＋Ｐｘ　　
　（ｍｏｄ　　ＮｘＬ）］。

ラム領域内のメモリ（面群Ｍ［Ｊ−ｎｌ、　　（ｍｏｄ
ＮｘＬ）］　　（ｎ＝１．　・・”・、Ｎｘ）を使って
次の式によって計算される最新のメモリ出力値をＶ［Ｐ
ｘｌに入れる。

Ｖ　　［Ｐｘｌ　　−Σ　Ｗｎ−Ｍ　　［Ｊ　−ｎＬ　
（ｍｏｄ　ＮｘＬ）］ｎ＝１ ・・・・・・　　（８） ここに、Ｗｎの値は＋５１．　＋６１式および（７）式
を満たしている。すなわち、Ｖ［Ｐｘｌから■［０］に
連続するＰｘ＋１個のメモリ出力値群を得る。このとき
、Ｖ［Ｐｘｌを計算する時の（８）式中の整数ＪをＪｌ
とし、■［０］を計算する時の（８）式中の整数ＪをＪ
２とすると、Ｊ１＝Ｊ２＋Ｐｘの関係がある。次に、制
御信号作成手段において最初に利用されるメモリ出力値
ＶＱをＶ　［Ｐｘ−１１にする（ＶＯ−Ｖ　［Ｐｘ−Ｎ
　）　、その後に、αωの動作に復帰する。

（１７）　　＜合成誤差作成手段４Ｇ＞前述のデジタル
誤差時系列の保存動作によってＦ　［ｍｌ　　（ｍ＝０
．１．−−−−−・、Ｑ−１）には連続するＱ個のデジ
タル誤差が保存されている。このなかのＦｄ個の最新の
デジタル誤差Ｆ［Ｑ−ｍｌ（ｍ＝１．２．・・・・・・
、Ｆｄ）にそれぞれ所定の比率Ｂｍ（ｍ−１，２，・・
・・・・、Ｆｄ）を掛けた値を加算合成して、合成誤差
Ｅｇを作り出す［ｆＬｌ、　ｆ２＋。

（３）式］。その後に、αωの動作に復帰する。

（１８）　　＜更新保存手段４Ｈ＞ レジスタ変数Ｘ［ｍ＋１］の内容をＸ　［ｍｌに順番に
転送した後に（ｍ＝ｏ、１，２．・・・・・・。

２Ｋｄ−１＞　、Ｘ　［２Ｋｄ］　　（ここに、Ｋｄは
整数であり、Ｋｄ＝３が好ましい）にメモリ出力値作成
手段によって作成された古いメモリ出力値Ｖ［０］と合
成誤差Ｅｇを１＝１の比率にて演算合成した合成値を入
れる（Ｘ　［２Ｋｃｌｌ　＝Ｅｇ十Ｖ　［０］　）。す
なわち、Ｘ　［２Ｋｄ］からＸ　［０］に連続する２Ｋ
ｄ＋１個の加算値（メモリ出力値と合成誤差の加算値）
を得る。ＮｘＬをｍｏｄとして第２のカウント変数１２
からＫｄを引いた整数Ｋを計算する［Ｋ＝　１２−Ｋｄ
　　（ＩＩＩｏｄＮｘＬ）］、次に、Ｘ　［ｍｌに所定
の正の比率Ｃｍ　（ｍ＝ｏ、１．−”、２Ｋｄ）を掛け
た値を加算合成した新しい更新値を得て、ラム領域内の
メモリ値Ｍ　［Ｋ］　として次の更新時まで格納保存す
る。すなわち、 Ｋｄ 涌＝０ とする、ここに、比率Ｃｍには次の関係がある。

Ｃｍ−Ｃ２Ｋｄ　−ｖａ　（ｍ−０，１，−、Ｋｄ）・
・・・・・　　αω ｍ＝０ その後に、ａυの動作に復帰する。

本実施例のように、更新保存手段４Ｈに加重平均を取る
演算を挿入したり、制御信号作成手段４Ｂにおいて使用
するメモリ出力値作成手段４Ｆの第一のメモリ出力値Ｖ
Ｏ（Ｖ　［Ｐｘｌ　）と更新保存手段４Ｈにおいて使用
するメモリ出力値作成手段４Ｆの第二のメモリ出力値Ｖ
　［０］の間に所定のズレ（Ｖ［ＰｘｌがＶ　［０１よ
りも進んでいる）を設けるならば、制御系全体の動作も
安定になることを確認した。特に、その利用タイミング
に関係するＰｘやＱａの値は合成誤差作成手段４Ｇの演
算項数Ｆｄに深く関係し、（ＱＰｘ−Ｑａ）≧（（１＋
Ｆｄ）／２にしたほうが良いこともわかった、これは、
メモリ出力値作成手段４Ｆの同一のメモリ出力値（たと
えば、Ｖ　［０］　）の更新保存手段４Ｈにおける利用
タイミングに較べて制御信号作成手段４Ｂにおける利用
タイミングを、誤差検出手段４への検出回数に換算した
ときに、（Ｑ＋Ｆｄ）／２回以上早くすることを意味す
る。

また、本実施例の示すように、メモリ出力値作成手段４
Ｆの動作や合成誤差作成手段４Ｇの動作や更新保存手段
４Ｈの中に転送や乗算を多数含んでいる場合には、１個
のメモリ値を更新保存するためのメモリ出力値作成手段
４Ｆと合成誤差作成手段４Ｇと更新保存手段４Ｈによる
一連の動作をＱ以下の複数の部分動作に分割し、誤差検
出手段４への異なうたタイミングにおいて各部分動作を
′＼ 行わせることにより、゛誤差検出手段４＾のｌタイミン
グ内に必要とされる演算量が大幅に少なくなり、演算速
度の制限がかなり緩やかになる。これにより、演算速度
の遅い汎用のマイクロコンピュータによって演算器５を
実現することも可能とな第５図に制ｊｎ系全体の安定性
を考慮にいれた本発明の補償器４の他のプログラム例を
示す、ここでは、メモリ出力値作成手段におけるメモリ
出力値の計算の仕方および準備の個数と、制御信号作成
手段におけるメモリ出力値作成手段のメモリ出力値の利
用の仕方を改良している０次に、その動作について詳細
に説明する（モータの速度制御装置の全体の構成は第２
図と同じであり、説明を省略する）。

（２１）　　＜回転誤差検出手段５Ａ＞まず、演算器５
は速度検出器３の７リツプフロフブ３５の出力信号ｑを
入力し、信号ｑが°Ｈ。

となるのを待っている。すなわち、速度検出器３が交流
信号ａの（半）周期を検出し、新しいデジタル信号すを
出力するのをモニタしている。ｑが°Ｈ”になると、速
度検出器３のデジタル信号すを読み込んで、デジタル信
号すに対応する速度検出値Ｓ（デジタル値）に直すとと
もに、リセット信号「を所定時間“Ｈｏにして速度検出
器３のカウンタ３４とフリツプフロツプ３５をリセット
する。所定の基準値５ｒｅｒから速度検出（ＩＳを引い
て、その値をＲ倍（ここに、Ｒは所定の正の定数）し、
モータ１の現時点での回転誤差Ｅ（デジタル誤差）を計
算する［Ｅ　＝　Ｒ・（Ｓ　ｒｅｆ−５）］　。

すなわち、所定タイミングごと（速度検出器３が新しい
デジタル信号すを出力するごと）、もしくは略所定タイ
ミングごとに新しいデジタル誤差Ｅを得ている。

（２２）　　＜制ｍ信号作成手段５Ｂ＞後述するメモリ
出力値ｖＯと現時点のデジタル誤差Ｅを所定の比率Ｄ：
ｌにて演算合成し、制御信号値Ｙを計算する（Ｙ　−Ｅ
　＋　Ｄ・■０）、制御信号値ＹをＤ／Ａ変換器７に出
力し、Ｙの値に対応した直流的な電圧（制御信号）に変
換する。

（２３）　　＜デジタル誤差時系列の保存５Ｃ＞後述の
第１のカウント変数！１に対応したメモリ（ＣＦ［＋１
１に現時点の新しいデジタル誤差Ｅを格納保存しておく
　　（Ｆ　［＋　１１−Ｅ）　。

（２４）　　＜第１のカウント手段５Ｄ＞Ｑをｍｏｄ（
法）として、新しいデジタル誤差Ｅを得るごとに第１の
カウント変数１１をカウントアンプしてい＜、＋１がＱ
ａ　（ここに、ＱａはＱよりも小さい整数）に等しくな
るとメモリ出力（ａＶｏを後述（７）Ｖ　［Ｐｘｌ　ニ
変更し、！１がＱａに等しくない場合にはこのような変
更動作を行わない、これにより、１１＜Ｑａの範囲では
ＶＱ−Ｖ［Ｐｘ−Ｎ（後述）になり、１１≧Ｑａの範囲
ではＶＯ＝Ｖ　［Ｐｘｌになっている。さらに、■１が
０ならば（２５）　、　（２６）の動作を実行し、■１
が１ならば（２７）の動作を実行し、【ｌが２ならば（
２８）の動作を実行し、ＩＩが０．１．２でないならば
（２１）の動作に復帰する。

（２５）　　＜第２のカウント手段５Ｅ＞Ｎｘ−ＬＧｍ
ｏｄ（法）として、第１のカウント変数１１がＯになる
ごとに（新しいデジタル誤差ＥをＱ個得るごとに）第２
のカウント変数■２をカウントアンプしていく。

（２６）　　＜メモリ出力値作成手段５Ｆ＞レジスタ変
数Ｘ［ｍ＋１］の内容をＸ　［ｍ〕に順番に転送した後
に（ｍ−０，１，２，・・・・・・。

２Ｋｄ−１）　、ＮｘＬをｍｏｄとして第２のカウント
変数Ｉ２にＰｘ＋Ｋｄ　（Ｐｘは１以上で３以下の整数
であり、Ｋｄは１以上の整数）を足した整数Ｊを計算す
る［Ｊ＝１２＋Ｐｘ＋Ｑｘ　　（ｍａｄＮｘＬ）］。ラ
ム領域内のＮｘ個のメモリ値群’　Ｍ　［Ｊ−ｎＬ　　
（ｎｏｄ　　ＮｘＬ）］　　（ｎ＝１゜・・・・・・、
ＮＸ）を使って次式によって算出した算出値をＸ　［２
Ｋｄ］に入れる。

ＮＸ Ｘ　　［２Ｋｄ　　］　　−Σ　Ｗｎ　　−Ｍ　　［Ｊ
　　−ｎＬ（Ｉｌｏｄ　　ＮｘＬ）　　１・・・・・・
　（２） ここに、Ｗｎの値は（５１，＋６１式および（７）式を
満たしている。すなわち、Ｘ　［２Ｋｄ］からＸ［０〕
に連続する２Ｋｄ＋１個の算出値（Ｌ間隔ずつ離れたＮ
ｘ個のメモリ値から求めた算出値）を得ている０次に、
レジスタ変数Ｖ［ｍ＋ｌ］の内容をＶ　［ｍｌに順番に
転送した後に（ｍ＝ｏ、１．・・・−、Ｐｘ−１）　、
Ｘ　［ｍｌ　　（ｍ＝０．１．　・＝−。

２Ｋｄ）に所定の正の比率Ｃｍ　（ｍ−０，１，・＝・
・・、２Ｋｄ）を掛けた値を加算合成した最新のメモリ
出力値を得て、Ｖ　［Ｐｘｌに入れる。

ここに、比率Ｃｍにはα傷、αυ式の関係がある。すな
わち、Ｖ［Ｐｘｌからｖ［０］に連続するＰｘ＋１個の
メモリ出力値を得ている。このとき、実質的にＶ［Ｐｘ
ｌを計算する時の（２）式中の整数ＪをＪｌとし、実質
的にＶ　［０１を計算する時の（２）式中の整数ＪをＪ
２とすると、Ｊ１＝Ｊ２＋Ｐｘの関係がある。すなわち
、Ｖ［Ｐｘｌとｖ［０］の間には整数Ｐｘに対応したズ
レがある０次に、メモリ出力値ｖＯをＶ　［Ｐｘ−１１
にする（ＶＯ−Ｖ［Ｐｘ−１１）、その後に、（２１）
の動作に復帰する。

（２７）　　＜合成誤差作成手段ＳＣ＞前述のデジタル
誤差時系列の保存動作によってＦ　［ｍｌ　　（ｍ＝０
．　１．　・・−・・、　Ｑ−１）には連続するＱ個の
デジタル誤差が保存されている。このなかのＦｄ個の最
新のデジタル誤差Ｆ［Ｑ−ｍｌ（ｍ＝１．２．・・・・
・・、Ｆｄ）にそれぞれ所定の比率Ｂｍ（ｍ−１，２，
・・・・・・、Ｆｄ）を掛けた値を加算合成して、合成
誤差Ｅｇを作り出す［（１１，＋２１゜（３）式］、そ
の後に、（２１）の動作に復帰する。

（２Ｂ）　　＜更新保存手段５Ｈ＞ メモリ出力値作成手段によって作成された古いメモリ出
力値Ｖ［０〕と合成誤差Ｅｇを１：１の比率にて演算合
成して更新値を計算し、第２のカウント変数１２に対応
したラム領域内のメモリ値Ｍ　［＋２１を更新しくＭ　
［＋２１　”Ｆｔｇ＋Ｖ　［０１）、次の更新時まで格
納保存する。その後に、（２１）の動作に復帰する。

本実施例のように、メモリ出力値作成手段５Ｆに加重平
均を取る演算および複数個のメモリ出力値を準備する演
算を挿入し、制御信号作成手段５Ｂにおいて使用するメ
モリ出力値作成手段５Ｆの第一のメモリ出力値Ｖｏ　　
（Ｖ　［Ｐｘｌ　）と更新保存手段５Ｈにおいて使用す
るメモリ出力値作成手段５Ｆの第二のメモリ出力値■［
０］の間に所定のズレ（Ｖ［Ｐｘｌが■［０］よりも進
んでいる）を設けておくと、制御系全体の動作も安定に
なる。この場合も、（ＱＰｘ−Ｑａ）≧（Ｑ＋Ｆｄ）／
２にするほうが良い。

なお、比率ＷｎやＣｍによる演算は上記の形に限られる
ものではなく、上記のプログラムの内容を実質的に実現
するものであればよく、各種の等制約な式変形が可能で
あることは言うまでもない。

また、新しいデジタル誤差が得られた時に、最初に制御
信号作成手段による新しい制′４１１　（８号の出力動
作を行い、その後に、メモリ出力値作成手段によって次
のサンプリング時点（タイミング）で使用するメモリ出
力値を計算するようになすならば、メモリ出力値作成手
段の演算時間を長くとれるとともに、制御信号の出力ま
での時間遅れを短くできるので、制御系の安定性を確保
しやすい。

前述の各実施例では、補償器４をソフトウェアプログラ
ムによって構成したが、本発明はそのような場合に限ら
ず、たとえばＰＬＡ　（プログラマブル・ロジック・ア
レイ）等により完全なハードウェアによって構成し、前
述のプログラムによる動作と同じ動作をおこなわせるよ
うにしてもよい。

その他、本発明の主旨を変えずして種々の変更が可能で
ある。

発明の効果 本発明の補償器は、少数のメモリを使用しながらも、特
定の周波数において極めて良好な制御特性が得られるよ
うにしたものである。また、補償器に要求される演算速
度も遅くてもよいように改良している。したがって、本
発明の補償器をフィードバックループ内に使用して制御
装置を構成するならば、極めて高性能な制御特性を存す
る制御装置を安価に得ることができる。たとえば、ビデ
オテープレコーダのキャプスタンモータ用のモータの速
度制御装置に使用するならば、高性能なモータの速度制
御装置を経済的に構成できる。

【図面の簡単な説明】

第１図は第２図の本発明の補償器の内蔵プログラムの一
例を表すフローチャート図、第２図は本発明の補償器を
使用したモータの速度制御装置の一例の構成を表すブロ
ック図、第３図は第２図の速度検出器の具体的な構成例
を表すプロ、り図、第４回は本発明の補償器の内蔵プロ
グラムの他の例を表すフローチャート図、第５図は本発
明の補償器の内蔵プログラムの他の例を表すフローチャ
ート図である。 １・・・・・・モータ、２・・・・・・回転センサ、３
・・・・・・速度検出器、４・・・・・・補償器、５・
・・・・・演算器、６・・・・・・メモリ、７・・・・
・・Ｄ／Ａ変換器、８・・・・・・電力増幅器、１０・
・・・・・負荷、ＩＡ、４Ａ、５Ａ・・・・・・誤差検
出手段、ＩＢ、４Ｂ、５Ｂ・・・・・・制御信号作成手
段、ＩＦ、４Ｆ、５Ｆ・・・・・・メモリ出力値作成手
段、ＩＣ；、４Ｇ、５Ｇ・・・・・・合成誤差作成手段
、ＩＨ。 ４Ｈ，５Ｈ・・・・・・更新保存手段。

Claims (1)

【特許請求の範囲】
1. 所定タイミングごと、もしくは略所定タイミングごとに
   デジタル誤差を得る誤差検出手段と、前記誤差検出手段
   の複数個のデジタル誤差を合成した合成誤差を作り出す
   合成誤差作成手段と、前記誤差検出手段が新しいデジタ
   ル誤差をＱ個（ここに、Ｑは２以上の整数）得るごとに
   複数個のメモリ値の内の１個を実質的に順番に前記合成
   誤差作成手段の合成誤差と少なくとも１個の前記メモリ
   値を演算合成した値に対応した更新値によって更新保存
   する更新保存手段と、前記誤差検出手段が新しいデジタ
   ル誤差を得るごとに前記デジタル誤差と少なくとも１個
   の前記メモリ値を演算合成して制御信号を作り出す制御
   信号作成手段を具備し、前記合成誤差作成手段と前記更
   新保存手段による１個の前記メモリ値の更新動作をＱ以
   下の複数の部分動作に分割し、前記誤差検出手段の異な
   ったタイミングにおいて前記各部分動作を行わせた補償
   器。