JPS638083Y2 - - Google Patents
Info
- Publication number
- JPS638083Y2 JPS638083Y2 JP16943182U JP16943182U JPS638083Y2 JP S638083 Y2 JPS638083 Y2 JP S638083Y2 JP 16943182 U JP16943182 U JP 16943182U JP 16943182 U JP16943182 U JP 16943182U JP S638083 Y2 JPS638083 Y2 JP S638083Y2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- ceramic varistor
- surge
- voltage
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【考案の詳細な説明】
本考案は酸化亜鉛等の金属酸化物を主体とした
セラミツクバリスタを有するサージ吸収装置に関
するもので、セラミツクバリスタに流れ込むサー
ジ電流に基づくリード線の抵抗,インダクタンス
の影響にて引き起される電圧降下を低減し、低い
制限電圧を得るための電極構造を有したサージ吸
収装置を提供するものである。[Detailed description of the invention] This invention relates to a surge absorption device that has a ceramic varistor mainly made of metal oxide such as zinc oxide. The present invention provides a surge absorption device having an electrode structure for reducing the voltage drop caused and obtaining a low limiting voltage.
第1図〜第4図に従来例を示す。第1図の1は
先に述べたセラミツクバリスタの電圧−電流特性
であり、また2は一般にバリスタ電圧と呼ばれ、
急に電流が流れはじめる電圧である。第1図から
も理解されるようにバリスタ電圧以下の電圧では
セラミツクバリスタは、ほとんど絶縁物として働
き、漏れ電流もほとんどない。通常このバリスタ
の使用回路電圧は、このバリスタ電圧以下に設定
されている。 Conventional examples are shown in FIGS. 1 to 4. 1 in Fig. 1 is the voltage-current characteristic of the ceramic varistor mentioned earlier, and 2 is generally called the varistor voltage.
This is the voltage at which current suddenly begins to flow. As can be understood from FIG. 1, at voltages below the varistor voltage, the ceramic varistor almost acts as an insulator and has almost no leakage current. Normally, the circuit voltage used by this varistor is set to be lower than this varistor voltage.
しかしながら、回路の電圧に、雷サージのよう
に高いパルス状電圧が印加された場合、セラミツ
クバリスタは極めて低い抵抗値を示し、サージ電
圧に伴なうサージ電流を流し、サージ電圧を抑制
する。 However, when a high pulse-like voltage such as a lightning surge is applied to the circuit voltage, the ceramic varistor exhibits an extremely low resistance value, allows a surge current to flow due to the surge voltage, and suppresses the surge voltage.
このセラミツクバリスタの一般的な構造を第2
図に示す。第2図において、3はセラミツクバリ
スタの焼結体、4は焼結体3の上にAg等で焼付
けられた電極、5は電極4に半田付けされたリー
ド線である。半導体機器等をサージ電圧から保護
するためには、第2図で示したセラミツクバリス
タのリード線5を、電源線または信号線の線間に
取付け、サージ吸収を行わせる。また、場合によ
つては線と大地間にも挿入されることがある。 The general structure of this ceramic varistor is explained in the second section.
As shown in the figure. In FIG. 2, 3 is a sintered body of a ceramic varistor, 4 is an electrode baked with Ag or the like on the sintered body 3, and 5 is a lead wire soldered to the electrode 4. In order to protect semiconductor equipment and the like from surge voltages, the lead wires 5 of the ceramic varistor shown in FIG. 2 are attached between power supply lines or signal lines to absorb surges. In some cases, it may also be inserted between the line and the ground.
ここで、第2図のセラミツクバリスタのサージ
電流に対する等価回路を第3図に示す。ただし、
すでにセラミツクバリスタは電源線または信号線
に接続されているものとする。図中6は電源線ま
たは信号線で、サージ電圧の侵入口側である。7
はリード線5等の影響を一切除いた焼結体3のみ
の特性を有するバリスタ、8はリード線5のもつ
インダクタンス、9は同じくリード線5のもつ抵
抗、10は電源線または信号線で被保護機器に接
続される側の端子である。 FIG. 3 shows an equivalent circuit for the surge current of the ceramic varistor shown in FIG. 2. however,
It is assumed that the ceramic varistor is already connected to the power supply line or signal line. In the figure, 6 is a power supply line or a signal line, which is on the surge voltage inlet side. 7
8 is the inductance of the lead wire 5, 9 is the resistance of the lead wire 5, and 10 is the varistor that has the characteristics of the sintered body 3, which eliminates the influence of the lead wire 5. This is the terminal connected to the protective equipment.
今、第3図の矢印のようにサージ電流が流れた
場合、インダクタンス8,抵抗9において電圧降
下を生じ、制限電圧はバリスタ7のもつ本来の制
限電圧にこれらが加算され、保護特性が悪くな
る。この傾向はバリスタ7へ流れ込む電流が大き
ければ大きい程、また電流の周波数成分が高けれ
ば高い程、インダクタンス8,抵抗9における電
圧降下は大きくなり、バリスタ7の制限電圧の数
10%に達することも珍しくない。 Now, if a surge current flows as shown by the arrow in Figure 3, a voltage drop will occur in the inductance 8 and the resistor 9, and the limiting voltage will be added to the original limiting voltage of the varistor 7, resulting in poor protection characteristics. . This tendency shows that the larger the current flowing into the varistor 7, and the higher the frequency component of the current, the larger the voltage drop across the inductance 8 and resistor 9, and the number of limiting voltages of the varistor 7.
It is not uncommon for it to reach 10%.
この様子を示すのが第4図である。横軸は対数
表示のサージ電流、縦軸は同じく対数表示の制限
電圧である。図中11はバリスタ7のもつ本来の
制限電圧特性、12はインダクタンス8,抵抗9
において引き起された電圧降下を示す電圧−電流
特性、13は第3図の端子10、すなわち被保護
機器側からみた制限電圧で、電圧的に11ならび
に12の電圧−電流特性を加え合せたものであ
る。このように、本来バリスタ7は11のような
特性を有しているにもかかわらず、第2図のよう
な構造ではその制限電圧が13のようになつてし
まい、はなはだ保護という面から有害な特性であ
る。 FIG. 4 shows this situation. The horizontal axis is the surge current expressed logarithmically, and the vertical axis is the limit voltage expressed logarithmically. In the figure, 11 is the original limiting voltage characteristic of the varistor 7, 12 is the inductance 8, and the resistance 9.
13 is the limited voltage seen from terminal 10 in Figure 3, that is, the protected equipment side, which is the sum of the voltage-current characteristics of 11 and 12 in terms of voltage. It is. In this way, even though the varistor 7 originally has the characteristic 11, in the structure shown in Fig. 2, its limiting voltage becomes 13, which is extremely harmful from the point of view of protection. It is a characteristic.
本考案はこれらの有害な特性を電極構造を用い
て除去し、セラミツクバリスタ本来の特性を引き
出し、被保護機器をサージ電圧から守ろうとする
と同時にプリント基板への接続を容易にし、かつ
機械的にも安定な取付けを提供するものである。 The present invention removes these harmful characteristics using an electrode structure, brings out the inherent characteristics of ceramic varistors, protects the protected equipment from surge voltages, and at the same time facilitates connection to printed circuit boards and improves mechanical efficiency. This provides stable installation.
本考案の第3図に対する等価回路を第5図に示
す。図より明らかなように、10の電源線または
信号線端子をバリスタ7の両端、すなわち端子1
4から引き出し、インダクタンス8,抵抗9の電
圧降下を一切端子10、すなわち被保護機器側へ
与えないような構造としている。 FIG. 5 shows an equivalent circuit of the present invention for FIG. 3. As is clear from the figure, the 10 power supply lines or signal line terminals are connected to both ends of the varistor 7, that is, terminal 1.
4, and the structure is such that no voltage drop across the inductance 8 and resistance 9 is applied to the terminal 10, that is, to the protected device side.
第6図に本考案におけるサージ吸収装置の一実
施例を示す。第6図において、15はセラミツク
バリスタ、16は第5図の等価回路を生み出すU
字形の電極、17は電極16の先端に設けられた
電気接続用の2つの端子である。この場合、電極
16を互いに反対方向に向けてバリスタ15の表
裏に取付け、U字形の足の部分をバリスタ15の
平面に対して略垂直方向に折り曲げ、足の長さは
水平なプリント基板等に取付けた時にバリスタ1
5が水平になるように、あらかじめバリスタ15
の厚みの分だけ一方のU字形電極の足を短かくし
てある。なお、バリスタ15と電極16は電気的
に、例えば半田等で接続されている。 FIG. 6 shows an embodiment of the surge absorbing device according to the present invention. In Fig. 6, 15 is a ceramic varistor, and 16 is a U that produces the equivalent circuit of Fig. 5.
The letter-shaped electrode 17 is two terminals provided at the tip of the electrode 16 for electrical connection. In this case, the electrodes 16 are attached to the front and back of the varistor 15 with the electrodes 16 facing in opposite directions, the U-shaped legs are bent in a direction substantially perpendicular to the plane of the varistor 15, and the length of the legs is set on a horizontal printed circuit board, etc. Varistor 1 when installed
Place the barista 15 in advance so that 5 is horizontal.
The legs of one U-shaped electrode are shortened by the thickness of the electrode. Note that the varistor 15 and the electrode 16 are electrically connected by, for example, solder.
第6図のようなU字形の電極16をもつたセラ
ミツクバリスタの動作原理を説明する。第6図
で、AはU字形電極16の中央部の点、B,Cは
それぞれの端子部である。例えば、今サージ電圧
がバリスタ15の両電極16間にCならびにCに
対向している端子を通じて印加されたとする。こ
の時、サージ電流はC点からA点に向いつつ、図
の表から裏へと流れる。この時、A〜C間にある
電圧降下を生じる。これが先に示したインダクタ
ンス8,抵抗9による電圧降下である。しかしな
がら、A〜B間には何らサージ電流が流れていな
いため、この間で電圧降下は発生しない。そのた
めB点の電位はA点と同等である。そして、A点
の電位はセラミツクバリスタ15の制限電圧を示
しているため、B点はバリスタ本来の制限電圧を
示していることとなり、第5図の等価回路を満足
することになる。なお、第5図に第7図のA,
B,Cに相当する点を同記号A,B,Cにて示し
た。 The operating principle of a ceramic varistor having a U-shaped electrode 16 as shown in FIG. 6 will be explained. In FIG. 6, A is a point at the center of the U-shaped electrode 16, and B and C are respective terminal portions. For example, assume that a surge voltage is now applied between both electrodes 16 of the varistor 15 through C and the terminal facing C. At this time, the surge current flows from the front to the back of the diagram, heading from point C to point A. At this time, a certain voltage drop occurs between A and C. This is the voltage drop due to the inductance 8 and resistance 9 shown above. However, since no surge current is flowing between A and B, no voltage drop occurs between them. Therefore, the potential at point B is equal to that at point A. Since the potential at point A indicates the limited voltage of the ceramic varistor 15, point B indicates the inherent limited voltage of the varistor, which satisfies the equivalent circuit shown in FIG. In addition, in Fig. 5, A of Fig. 7,
Points corresponding to B and C are indicated by the same symbols A, B, and C.
このようなU字形電極構造を有したサージ吸収
装置は従来の第2図と同様、プリント基板に4つ
の穴を設けることで極めて機械的にも安定な取付
けができる。 A surge absorbing device having such a U-shaped electrode structure can be mounted in an extremely mechanically stable manner by providing four holes on a printed circuit board, as in the conventional device shown in FIG.
第7図はU字形電極16を、スリツト18を設
けることによつてU字形に形成したもので、構造
的に強固となり、さらに第5図のC,A,Bの負
荷電流通路を大きく取ることが可能となる。 Fig. 7 shows a U-shaped electrode 16 formed into a U-shape by providing a slit 18, which is structurally strong and allows for larger load current paths C, A, and B in Fig. 5. becomes possible.
第8図はU字形のくびれの部分を打ち抜きやス
リツトではなく、電極16の表裏、またはどちら
か一方に19で示す溝またはくぼみを設け、他の
部分よりもその部分の電極厚みを薄くし抵抗成分
を大きくすることによつて、サージ電流を第6
図,第7図と同様U字形部に流れるようにしたも
のである。この溝またはくぼみ19は第8図では
1本だけであるが、複数個設けることによつて効
果はより大きくなる。また、溝またはくぼみの代
わりにひだを設けて導電距離を長くするようにし
ても良い。 In Fig. 8, instead of punching or slitting the constriction of the U-shape, grooves or depressions shown as 19 are provided on the front and back of the electrode 16, or on either side, making the electrode thinner in that part than in other parts, thereby reducing the resistance. By increasing the component, the surge current can be
7, the flow is made to flow in a U-shaped part. Although there is only one groove or recess 19 in FIG. 8, the effect will be greater if a plurality of grooves or recesses 19 are provided. Furthermore, pleats may be provided instead of grooves or depressions to increase the conductive distance.
以上の各種の構造のものは、すべて外装等の電
気絶縁をほどこしていないが、他部品との絶縁の
関係から樹脂等でコーテイングまたはケーシング
する場合もある。 All of the above-mentioned structures do not have electrical insulation such as exterior packaging, but may be coated or cased with resin or the like to ensure insulation from other parts.
以上説明したように本考案によれば、U字形電
極構造を用いることにより、サージ吸収装置が4
端子構造を形成し、リード線に流れるサージ電流
による電圧降下の影響をほぼ皆無にした本来のセ
ラミツクバリスタの制限電圧が得られ、保護特性
が優れる。 As explained above, according to the present invention, by using the U-shaped electrode structure, the surge absorber can
By forming a terminal structure, it is possible to obtain the original limited voltage of a ceramic varistor with almost no effect of voltage drop due to surge current flowing through the lead wire, and it has excellent protection characteristics.
また、2つのU字形電極を用いることにより、
上記の効果を有しながら同一方向に4端子を得、
プリント基板等への取付けに際し、機械的に強固
ならびにコンパクトな取付けが可能となる。 Also, by using two U-shaped electrodes,
Obtaining 4 terminals in the same direction while having the above effects,
When attached to a printed circuit board, etc., mechanically strong and compact attachment is possible.
さらに、2つのU字形電極を反対方向にして用
いていることにより、プリント基板上の高さを低
くすることが可能である。 Furthermore, by using two U-shaped electrodes in opposite directions, it is possible to reduce the height above the printed circuit board.
さらにまた、U字形電極の構成を中央にスリツ
トを設けることによつて得ることにより、U字形
部の電流容量を増加させることが可能である。 Furthermore, by obtaining the configuration of the U-shaped electrode by providing a central slit, it is possible to increase the current carrying capacity of the U-shaped part.
また、絶縁被覆または絶縁物内に収納すること
によつて電気絶縁特性と同時に湿度等の環境的な
影響を避けることができる。 In addition, by housing it in an insulating coating or an insulating material, it is possible to have electrical insulation properties and to avoid environmental influences such as humidity.
第1図はセラミツクバリスタの電圧−電流特性
図、第2図は従来のバリスタの構成を示す図、第
3図は第2図のバリスタのサージ電流に対する等
価回路図、第4図は第2図のバリスタの電圧−電
流特性図、第5図は本考案の基本等価回路図、第
6図は本考案の一実施例におけるサージ吸収装置
の斜視図、第7図は同装置における電極の他の例
を示す正面図、第8図a,bは同装置における電
極のさらに他の例を示す正面図とX−Y線断面図
である。
15……バリスタ、16……U字形電極、17
……端子、18……スリツト、19……溝または
くぼみ。
Figure 1 is a voltage-current characteristic diagram of a ceramic varistor, Figure 2 is a diagram showing the configuration of a conventional varistor, Figure 3 is an equivalent circuit diagram for the surge current of the varistor in Figure 2, and Figure 4 is the diagram shown in Figure 2. 5 is a basic equivalent circuit diagram of the present invention, FIG. 6 is a perspective view of a surge absorbing device in an embodiment of the present invention, and FIG. 7 is a diagram of other electrodes in the same device. FIGS. 8a and 8b are a front view and an X-Y cross-sectional view showing still another example of the electrode in the same device. 15...varistor, 16...U-shaped electrode, 17
... terminal, 18 ... slit, 19 ... groove or recess.
Claims (1)
指数の優れたセラミツクバリスタと、良導電金
属製で略U字形をなし、2つの先端を電気端子
とした電極板とを設け、前記セラミツクバリス
タの表裏両電極上におのおの前記電極板を互い
に逆方向に位置せしめてセラミツクバリスタに
電気的に接続し、かつそれぞれの前記電極板の
先端の電気端子を、前記セラミツクバリスタの
平面に対して略垂直の同一方向に折曲形成し、
同一方向に4つの電気端子を突出せしめてなる
サージ吸収装置。 (2) 電極板を、スリツトを入れることによつてU
字形に構成したことを特徴とする実用新案登録
請求の範囲第1項記載のサージ吸収装置。 (3) 電極板を、くびれに相当する部分に溝または
くぼみを設けて他の部分より電極板厚みを薄く
して構成したことを特徴とする実用新案登録請
求の範囲第1項記載のサージ吸収装置。 (4) 電極板を、くびれに相当する部分にひだを設
けて導電距離を長くして得たことを特徴とする
実用新案登録請求の範囲第1項記載のサージ吸
収装置。[Claims for Utility Model Registration] (1) A ceramic varistor made of a metal oxide such as zinc oxide and having an excellent voltage non-linearity index, and a substantially U-shaped ceramic varistor made of a highly conductive metal, with two ends having electrical terminals. and electrically connect the electrode plates to the ceramic varistor by positioning them on both the front and back electrodes of the ceramic varistor in opposite directions, and connecting the electrical terminals at the tips of the respective electrode plates to the ceramic varistor. The ceramic varistor is bent in the same direction approximately perpendicular to the plane of the ceramic varistor,
A surge absorption device with four electrical terminals protruding in the same direction. (2) By making a slit in the electrode plate,
The surge absorbing device according to claim 1, which is characterized in that it is configured in a letter shape. (3) The surge absorber according to claim 1 of the utility model registration claim, characterized in that the electrode plate is formed by providing a groove or a depression in a portion corresponding to the constriction so that the thickness of the electrode plate is thinner than in other parts. Device. (4) The surge absorbing device according to claim 1 of the utility model registration, characterized in that the electrode plate is obtained by providing pleats in the portion corresponding to the constriction to increase the conductive distance.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16943182U JPS5889904U (en) | 1982-11-08 | 1982-11-08 | Surge absorption device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16943182U JPS5889904U (en) | 1982-11-08 | 1982-11-08 | Surge absorption device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5889904U JPS5889904U (en) | 1983-06-17 |
| JPS638083Y2 true JPS638083Y2 (en) | 1988-03-10 |
Family
ID=29961419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16943182U Granted JPS5889904U (en) | 1982-11-08 | 1982-11-08 | Surge absorption device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889904U (en) |
-
1982
- 1982-11-08 JP JP16943182U patent/JPS5889904U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5889904U (en) | 1983-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315700B1 (en) | Surge absorbing device | |
| KR100577965B1 (en) | Disc Varistor and its Manufacturing Method | |
| JPS638083Y2 (en) | ||
| JPS5824402Y2 (en) | Surge absorption device | |
| CN113067323B (en) | Surge protector | |
| JPS5834751Y2 (en) | surge absorber | |
| JPH0214288Y2 (en) | ||
| JPS6015275Y2 (en) | Composite thick film varistor | |
| JPH0134321Y2 (en) | ||
| JPH0139064Y2 (en) | ||
| JPH0138884Y2 (en) | ||
| JPS62163Y2 (en) | ||
| JPS6316282Y2 (en) | ||
| JPS5919431Y2 (en) | surge absorber | |
| JPS5816162Y2 (en) | surge absorber | |
| JPH0580116B2 (en) | ||
| JPH07130508A (en) | Surge absorbing element | |
| JPS6242487Y2 (en) | ||
| JPH0312027Y2 (en) | ||
| JPS6022566Y2 (en) | surge absorber | |
| JPH0138883Y2 (en) | ||
| JPS6032751Y2 (en) | surge absorber | |
| JPS5919432Y2 (en) | surge absorber | |
| JPS6242486Y2 (en) | ||
| JPS6037795Y2 (en) | Chip type fuse for protector |