JPS6384048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6384048A JPS6384048A JP22797486A JP22797486A JPS6384048A JP S6384048 A JPS6384048 A JP S6384048A JP 22797486 A JP22797486 A JP 22797486A JP 22797486 A JP22797486 A JP 22797486A JP S6384048 A JPS6384048 A JP S6384048A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- resist
- aluminum
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、半導体装置の製造方法に関するもので、特
に配線の形成に係わる。
に配線の形成に係わる。
（従来の技術）
一般に、半導体装置における配線工程は、例えば第２図
（ａ）〜（ｆ）に示すようにして行われる。まず、半導
体基板１１上に絶縁ｇ！１２を形成しく（ａ）図）、こ
の絶縁１！１１２上に配線となる導電性膜１３を形成す
る（（ｂ）図）。次に、この導電性膜１３上にレジスト
１４を塗布し、写真蝕刻法により上記レジストを選択的
に除去して所定のレジストパターン１４１ 、１４２を
形成する（（Ｃ）図）。
（ａ）〜（ｆ）に示すようにして行われる。まず、半導
体基板１１上に絶縁ｇ！１２を形成しく（ａ）図）、こ
の絶縁１！１１２上に配線となる導電性膜１３を形成す
る（（ｂ）図）。次に、この導電性膜１３上にレジスト
１４を塗布し、写真蝕刻法により上記レジストを選択的
に除去して所定のレジストパターン１４１ 、１４２を
形成する（（Ｃ）図）。
その後、上記パターニングされたレジスト１４１゜１４
２をマスクとして上記導電性ｗＡ１３を選択的に除去し
、配線パターン１３． 、１３２を形成する（（ｄ）図
）。次に、上記レジストパターン１４１ 、１４２を除
去する（（ｅ）図）。そして、最後に上記形成した配線
パターン１３１ 、１３２上に絶縁膜１５を形成する（
（ｆ）図）。
２をマスクとして上記導電性ｗＡ１３を選択的に除去し
、配線パターン１３． 、１３２を形成する（（ｄ）図
）。次に、上記レジストパターン１４１ 、１４２を除
去する（（ｅ）図）。そして、最後に上記形成した配線
パターン１３１ 、１３２上に絶縁膜１５を形成する（
（ｆ）図）。
ところで、現在上記導電性ｌ１１３（配線材料）として
は、アルミニウムが一般に広く用いられている。そして
、このアルミニウムを微細加工する場合には、反応性イ
オンエツチング法を用いている。
は、アルミニウムが一般に広く用いられている。そして
、このアルミニウムを微細加工する場合には、反応性イ
オンエツチング法を用いている。
しかし、この際エツチングガスとして塩化メタン（ＣＨ
４ｒＬＣ（Ｉｎ ｎ−１〜４）等の塩素系ガスを用い
るため、エツチング後に残存された微員の塩化物イオン
が上記配線材料であるアルミニウムを腐蝕させ、長期間
の使用中に配線が断線するという問題がある。このため
、半導体装置の信頼性が低下する。
４ｒＬＣ（Ｉｎ ｎ−１〜４）等の塩素系ガスを用い
るため、エツチング後に残存された微員の塩化物イオン
が上記配線材料であるアルミニウムを腐蝕させ、長期間
の使用中に配線が断線するという問題がある。このため
、半導体装置の信頼性が低下する。
また、第２図（ｆ）に示したように、配線パターン１３
１ 、１３２上の絶縁膜１５は、下の配線パターンの凹
凸を反映して平坦性が著しく悪い。このため、上記絶縁
１！１１５上に第２層目の配線パターンを形成する場合
には、段差部で配線が断線するという問題が生ずる。こ
のような欠点を除去するためには、上記（ｆ）図の工程
の後に、上記絶縁［１１５を平坦化するためにエッチバ
ック法、あるいはシラノール（Ｓｉ（ＯＨ）４）を用い
た５ＯＧ（Ｓｐｉｎ Ｑｎ Ｇｌａｓｓ）等による平坦
化工程が必要となる。このため、製造工程が複雑化し、
歩留りも低下するという欠点がある。
１ 、１３２上の絶縁膜１５は、下の配線パターンの凹
凸を反映して平坦性が著しく悪い。このため、上記絶縁
１！１１５上に第２層目の配線パターンを形成する場合
には、段差部で配線が断線するという問題が生ずる。こ
のような欠点を除去するためには、上記（ｆ）図の工程
の後に、上記絶縁［１１５を平坦化するためにエッチバ
ック法、あるいはシラノール（Ｓｉ（ＯＨ）４）を用い
た５ＯＧ（Ｓｐｉｎ Ｑｎ Ｇｌａｓｓ）等による平坦
化工程が必要となる。このため、製造工程が複雑化し、
歩留りも低下するという欠点がある。
（発明が解決しようとする問題点）
上述したように、従来の半導体装置の製造方法では、エ
ツチング時に残存された塩化物により配線材料が腐蝕さ
れ配線が断線する欠点がある。
ツチング時に残存された塩化物により配線材料が腐蝕さ
れ配線が断線する欠点がある。
また、多層配線を行なう場合には配線パターンの段差部
で配線が断線し易く、断線を防止するためには平坦化工
程を施す必要があり、製造工程が複雑化するとともに歩
留りが低下する欠点がある。
で配線が断線し易く、断線を防止するためには平坦化工
程を施す必要があり、製造工程が複雑化するとともに歩
留りが低下する欠点がある。
この発明は、上記のような事情に鑑みて成されたもので
、その目的とするところは、エツチング時に残存された
塩化物による断線の心配がなく、平坦化工程を施すこと
なく多層配線時に生ずる断線をも防止でき、高信頼性で
且つ製造工程の簡単化が図れ、歩留りも高い半導体装置
の製造方法を提供することである。
、その目的とするところは、エツチング時に残存された
塩化物による断線の心配がなく、平坦化工程を施すこと
なく多層配線時に生ずる断線をも防止でき、高信頼性で
且つ製造工程の簡単化が図れ、歩留りも高い半導体装置
の製造方法を提供することである。
［発明の構成］
（問題点を解決するための手段と作用）この発明におい
ては、上記の目的を達成するために、半導体基板上に絶
縁膜を形成し、この絶縁膜上に配線となる導電性膜を形
成した後、上記導電性膜上にレジストで配線パターンを
形成し、このレジストをマスクとして上記導電性膜中に
イオン注入を行ない、導電性膜のうち配線とならない部
分を非晶質化する。そして、上記レジストを除去した後
、上記導電性膜の非晶質化した部分を絶縁物に変える。
ては、上記の目的を達成するために、半導体基板上に絶
縁膜を形成し、この絶縁膜上に配線となる導電性膜を形
成した後、上記導電性膜上にレジストで配線パターンを
形成し、このレジストをマスクとして上記導電性膜中に
イオン注入を行ない、導電性膜のうち配線とならない部
分を非晶質化する。そして、上記レジストを除去した後
、上記導電性膜の非晶質化した部分を絶縁物に変える。
これによって、上記導電性膜を導電性のある部分（配線
パターン）と絶縁物部分とに分けることができ、各配線
パターンを電気的に分離できる。しかも、同一平面上に
配線部分と絶縁物部分とを形成しているので配線パター
ンによる凹凸が形成されず、この上に絶縁物を介して２
層目の配線パターンを形成すれば平坦化工程は不要であ
り、製造工程を簡単化できる。
パターン）と絶縁物部分とに分けることができ、各配線
パターンを電気的に分離できる。しかも、同一平面上に
配線部分と絶縁物部分とを形成しているので配線パター
ンによる凹凸が形成されず、この上に絶縁物を介して２
層目の配線パターンを形成すれば平坦化工程は不要であ
り、製造工程を簡単化できる。
（実施例）
以下、この発明の一実流例について図面を参照して説明
する。第１図（ａ）〜（ｆ）は、半導体装置の配線工程
に着目して示している。まず、半導体基板１６上に第１
の絶縁膜としてＳｉＯ２膜１７膜化７的気相成長法によ
り例えば３０００人のｇ４厚に堆積形成する（（ａ）図
）。次に、上記５ｉＯ２１１１７上に導電性膜としてア
ルミニウム膜１８をスパッタ法で例えば４０００人の膜
厚に蒸着形成する（（ｂ）図）。その後、上記アルミニ
ウム膜１８上にレジスト１９を塗布し、写奥蝕刻法によ
り所定のレジストパターン１９１ 、１９２をパターニ
ング形成する（（Ｃ）図）。次に、上記パターニングさ
れたレジスト１９１ 、１９２をマスクにして、上記ア
ルミニウム１１１８中にアルゴンＡｒのイオンを例えば
加速電圧５０ＫｅＶ、ドーズ１５Ｘ１Ｑ ｌ ６０ ｍ
４にイオン注入する（（ｄ）図）。
する。第１図（ａ）〜（ｆ）は、半導体装置の配線工程
に着目して示している。まず、半導体基板１６上に第１
の絶縁膜としてＳｉＯ２膜１７膜化７的気相成長法によ
り例えば３０００人のｇ４厚に堆積形成する（（ａ）図
）。次に、上記５ｉＯ２１１１７上に導電性膜としてア
ルミニウム膜１８をスパッタ法で例えば４０００人の膜
厚に蒸着形成する（（ｂ）図）。その後、上記アルミニ
ウム膜１８上にレジスト１９を塗布し、写奥蝕刻法によ
り所定のレジストパターン１９１ 、１９２をパターニ
ング形成する（（Ｃ）図）。次に、上記パターニングさ
れたレジスト１９１ 、１９２をマスクにして、上記ア
ルミニウム１１１８中にアルゴンＡｒのイオンを例えば
加速電圧５０ＫｅＶ、ドーズ１５Ｘ１Ｑ ｌ ６０ ｍ
４にイオン注入する（（ｄ）図）。
この後、上記レジスト１９． 、１９２を除去する。上
記アルゴンのイオン注入によって、上記アルミニウム１
４１８の上記レジスト１９． 、１９２パターンでマス
クされていなかった部分１８ａ、 １８ｂ、 １８ｃが
、非晶質化される（（ｅ）図）。次に、上記半導体基板
１６を８０℃の純水に５分間つけると、上記非晶質化し
たアルミニウム膜１８ａ、１８ｂ、１８Ｇは水と反応し
て水酸化アルミニウム膜２０ａ、２０ｂ。
記アルゴンのイオン注入によって、上記アルミニウム１
４１８の上記レジスト１９． 、１９２パターンでマス
クされていなかった部分１８ａ、 １８ｂ、 １８ｃが
、非晶質化される（（ｅ）図）。次に、上記半導体基板
１６を８０℃の純水に５分間つけると、上記非晶質化し
たアルミニウム膜１８ａ、１８ｂ、１８Ｇは水と反応し
て水酸化アルミニウム膜２０ａ、２０ｂ。
２０Ｇとなる（（ｆ）図）。この反応は、次式（１）％
式％ Ａ℃＋３Ｈ２０−＋Ａｊ２ （ＯＨ）３ ＋３／２
Ｈ２・・・ （１） 上記反応時、非晶質化していないアルミニウム膜１８は
反応速度が著しく遅く、はとんど水酸化アルミニウムに
はならない。上記反応速度は、非晶質化したアルミニウ
ムｊ１２０ａ、 ２０ｂ、 ２０ｃが８００人／分、ア
ルミニウムＢ１１８が８０人／分である。
式％ Ａ℃＋３Ｈ２０−＋Ａｊ２ （ＯＨ）３ ＋３／２
Ｈ２・・・ （１） 上記反応時、非晶質化していないアルミニウム膜１８は
反応速度が著しく遅く、はとんど水酸化アルミニウムに
はならない。上記反応速度は、非晶質化したアルミニウ
ムｊ１２０ａ、 ２０ｂ、 ２０ｃが８００人／分、ア
ルミニウムＢ１１８が８０人／分である。
次に、上記半導体基板１６を例えば４５０℃の８２ ＋
Ｎ２雰囲気中で３０分加熱すると、水酸化アルミニウム
ｇ１２０ａ、 ２０ｂ、 ２０ｃは脱水して酸化アルミ
ニウム１１２１ａ、２１ｂ、２１ｃとなる。この反応を
次式（２）に示す。
Ｎ２雰囲気中で３０分加熱すると、水酸化アルミニウム
ｇ１２０ａ、 ２０ｂ、 ２０ｃは脱水して酸化アルミ
ニウム１１２１ａ、２１ｂ、２１ｃとなる。この反応を
次式（２）に示す。
２Ａｇ （ＯＨ）３−＋Ａｆｆｉ２０３ ＋３Ｈ２０↑
・・・（２） 上記酸化アルミニウム膜２１ａ、２１ｂ、２１ｃは絶縁
物であり、アルミニウムｇ！１８の配線パターン１８゜
と１８２とを電気的に分離できる（（ｇ）図）。次に上
記アルミニウム！！１１８の配線パターン１８１゜１８
２上に第２の絶縁膜としてＳ＋０２膜２２を化学的気相
成長法により３０００人程度０膜厚に堆積形成する（（
ｈ）図）。
・・・（２） 上記酸化アルミニウム膜２１ａ、２１ｂ、２１ｃは絶縁
物であり、アルミニウムｇ！１８の配線パターン１８゜
と１８２とを電気的に分離できる（（ｇ）図）。次に上
記アルミニウム！！１１８の配線パターン１８１゜１８
２上に第２の絶縁膜としてＳ＋０２膜２２を化学的気相
成長法により３０００人程度０膜厚に堆積形成する（（
ｈ）図）。
このような製造方法によれば、従来は不要な導電性膜を
エツチングで除去して配線パターンを形成していたのに
対し、本発明では配線に不要な部分を絶縁物に変えるこ
とによって配線パターンを形成するのでエツチングを行
なう必要がない。従って、エツチング時に残存された塩
化物により配線材料が腐蝕されることはなく配線が断線
する心配もない。よって、半導体装置の信頼性を向上で
きる。
エツチングで除去して配線パターンを形成していたのに
対し、本発明では配線に不要な部分を絶縁物に変えるこ
とによって配線パターンを形成するのでエツチングを行
なう必要がない。従って、エツチング時に残存された塩
化物により配線材料が腐蝕されることはなく配線が断線
する心配もない。よって、半導体装置の信頼性を向上で
きる。
また、上記１）図の工程におけるＳ ｉ ０２ ｎ２２
上に第２ＷＪ目のアルミニウム膜を形成し、前記（Ｃ）
図から（ｈ）図に示した工程を繰り返すことにより多層
配線を形成できる。この場合には配線パターンとこの配
線パターンを電気的に分離するための絶縁物とを同一平
面上に形成しているため段差が著しく小さく、表面の平
坦性が優れている。従って、エッチバック法やＳＯＧに
よる平坦化工程を行なう必要がなく、製造工程を著しく
簡略化でき歩留りも向上できる。
上に第２ＷＪ目のアルミニウム膜を形成し、前記（Ｃ）
図から（ｈ）図に示した工程を繰り返すことにより多層
配線を形成できる。この場合には配線パターンとこの配
線パターンを電気的に分離するための絶縁物とを同一平
面上に形成しているため段差が著しく小さく、表面の平
坦性が優れている。従って、エッチバック法やＳＯＧに
よる平坦化工程を行なう必要がなく、製造工程を著しく
簡略化でき歩留りも向上できる。
なお、上記実施例では第１．第２の絶縁膜として化学的
気相成長法による８ｉ０２膜を用いたが、ＰＳＧ、ＢＰ
ＳＧ、Ｓ ｉ３Ｎ４あるいはＳｉＣ等を用いても良い。
気相成長法による８ｉ０２膜を用いたが、ＰＳＧ、ＢＰ
ＳＧ、Ｓ ｉ３Ｎ４あるいはＳｉＣ等を用いても良い。
また、アルミニウム膜１８にアルゴンイオンを注入して
非晶質化したが、Ｈｅ。
非晶質化したが、Ｈｅ。
Ｎｅ、Ｋｒ、ＯあるいはＮ等のイオンを用いても良い。
また、このアルミニウム膜には、Ｓｌ。
Ｃｕ、Ｐｄ等の元素が添加されていても良い。
［発明の効果］
以上説明したようにこの発明によれば、エツチング時に
残存された塩化物による断線の心配がなく、平坦化工程
を施すことなく多層配線時に生ずる断線をも防止でき、
高信頼性で且つ製造工程の簡単化が図れ、歩留りも高い
半導体装置の製造方法が得られる。
残存された塩化物による断線の心配がなく、平坦化工程
を施すことなく多層配線時に生ずる断線をも防止でき、
高信頼性で且つ製造工程の簡単化が図れ、歩留りも高い
半導体装置の製造方法が得られる。
第１図はこの発明の一実施例に係わる半導体装置の製造
方法について説明するための図、第２図は従来の半導体
装置の製造方法について説明するための図である。 １６・・・半導体基板、１７・・・ＳｉＯ２膜（第１の
絶縁膜）、１８・・・アルミニウム膜（導電性ＩＩり、
１８ａ。 １８ｂ、 １８ｃ・・・非晶質化したアルミニウム膜、
１８１゜１８２・・・配線パターン、１９・・・レジス
ト、２１ａ、２１ｂ。 ２１ｃ・・・酸化アルミニウム膜、２２・・・５ｉＯ２
Ｉｉ！Ｊ（第２の絶縁膜）。
方法について説明するための図、第２図は従来の半導体
装置の製造方法について説明するための図である。 １６・・・半導体基板、１７・・・ＳｉＯ２膜（第１の
絶縁膜）、１８・・・アルミニウム膜（導電性ＩＩり、
１８ａ。 １８ｂ、 １８ｃ・・・非晶質化したアルミニウム膜、
１８１゜１８２・・・配線パターン、１９・・・レジス
ト、２１ａ、２１ｂ。 ２１ｃ・・・酸化アルミニウム膜、２２・・・５ｉＯ２
Ｉｉ！Ｊ（第２の絶縁膜）。
Claims (1)
- 半導体基板上に第１の絶縁膜を形成する工程と、この絶
縁膜上に導電性の膜を形成する工程と、この導電性膜上
にレジストを塗布する工程と、このレジストをパターニ
ングする工程と、このパターニングされたレジストをマ
スクにしてイオン注入を行ない前記導電性膜を選択的に
非晶質化する工程と、前記レジストを除去する工程と、
前記非晶質化した導電性膜を絶縁物に変えることにより
非晶質化していない部分の前記導電性膜を電気的に分離
して配線パターンを形成する工程と、前記導電性膜上に
第２の絶縁膜を形成する工程とを具備することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22797486A JPS6384048A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22797486A JPS6384048A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384048A true JPS6384048A (ja) | 1988-04-14 |
Family
ID=16869174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22797486A Pending JPS6384048A (ja) | 1986-09-29 | 1986-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1007763A4 (en) * | 1997-03-11 | 2003-05-07 | Silicon Valley Group Thermal | PROCESS FOR REDUCING METAL CONTAMINATION DURING THE MANUFACTURE OF SEMICONDUCTORS IN A REACTOR COMPRISING METAL COMPONENTS |
| JP2008003677A (ja) * | 2006-06-20 | 2008-01-10 | Fuji Electric Retail Systems Co Ltd | 紙葉類識別装置 |
-
1986
- 1986-09-29 JP JP22797486A patent/JPS6384048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1007763A4 (en) * | 1997-03-11 | 2003-05-07 | Silicon Valley Group Thermal | PROCESS FOR REDUCING METAL CONTAMINATION DURING THE MANUFACTURE OF SEMICONDUCTORS IN A REACTOR COMPRISING METAL COMPONENTS |
| JP2008003677A (ja) * | 2006-06-20 | 2008-01-10 | Fuji Electric Retail Systems Co Ltd | 紙葉類識別装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2260643A (en) | Method for interconnecting layers in a semiconductor device | |
| US20040126957A1 (en) | Microelectronic process and structure | |
| EP0188735B1 (en) | Tailoring of via-hole sidewall slope in an insulating layer | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| JPS6384048A (ja) | 半導体装置の製造方法 | |
| JPH09251996A (ja) | 半導体装置の製造方法 | |
| US5994223A (en) | Method of manufacturing analog semiconductor device | |
| US7183222B2 (en) | Dual damascene structure and method of making | |
| KR100367695B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| KR20010017211A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| KR100474989B1 (ko) | 장벽층을이용한반도체장치의커패시터형성방법 | |
| KR100365745B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR930008893B1 (ko) | 메모리 셀의 캐패시터 제조방법 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| KR100358127B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2576182B2 (ja) | 半導体装置の製造方法 | |
| JPH0531301B2 (ja) | ||
| JPS6255701B2 (ja) | ||
| JPS61272951A (ja) | 多層配線形成法 | |
| JPS6362104B2 (ja) | ||
| JPS5821310A (ja) | プレ−ナ型磁気バブル素子の製造法 | |
| JPS639952A (ja) | 半導体装置の製造方法 |