JPS6384064A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6384064A
JPS6384064A JP61227701A JP22770186A JPS6384064A JP S6384064 A JPS6384064 A JP S6384064A JP 61227701 A JP61227701 A JP 61227701A JP 22770186 A JP22770186 A JP 22770186A JP S6384064 A JPS6384064 A JP S6384064A
Authority
JP
Japan
Prior art keywords
film
contact
semiconductor device
layer
semiconductor equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61227701A
Other languages
English (en)
Inventor
Michio Asahina
朝比奈　通雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61227701A priority Critical patent/JPS6384064A/ja
Publication of JPS6384064A publication Critical patent/JPS6384064A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低抵抗でしかも信頼性が高い、コンタクト構
造を有した半導体装置に閃するものである。
〔発明の概焚〕
特に本発明は、拡牧層品のみ、ミリサイド層を選択的に
形成し、コンタクトフォトエッチで形成された、微細で
アスペクト比の大き一孔の中に、選択的に、金属をうめ
込み、その後配線層を形成することにより、コンタクト
抵抗は低く、ジャンクシ曹ンスパイクは起こらず、且つ
配線層は、つきまわりが良い為、エレクトロマイグレー
シＨ”／耐性があり、パッシベーション膜も、クラック
やボイドが生じないという信頼性の高い半導体装置を提
供するものである。
〔従来の技術〕
第２図に従来の半導体装置の概略図を示した。
図中ＡＬ配線１５は、コンタクト部がアスペクト比が大
きく急峻である為、カバレッジが悪く、断線や、エレク
トロマイグレーシ１ン耐性が小さいという欠点があうた
。
〔発明が解決しようとする問題点〕
シリサイド層１４とＡＬとの反応は、５ｏｏ℃で下地Ｓ
ｉとジャンクシ璽ンスパイクをおこしてしまうという欠
点もあった。さらに、このような構造の場合、パッジベ
ージ目ン膜をつけると、コンタクト部のつきまわりが悪
く、１６の如きボイドを生じ、信頼性上大きな問題とな
っていた。
本発明は、このような従来の半導体装置の問題を一掃し
たものであり、方法と効果を実施例をもって説明する。
〔実施例〕
第１図の１はシリコン基板、２はＬＯＯＯＳ。
３はゲート膜、４はざリシリコン、５はＭＯ３ｉ、であ
り、６は該電極をマスクとして形成された低濃度拡散層
、７はサイドウオール膜、８は、該サイドウオール膜を
マスクとして形成された高濃度拡散層、９は、該高濃度
拡散層上のみに、選択的に形成されたＴｉＳｉ、層であ
る。１ｏは、層間膜であり、８は、コンタクト孔に、選
択的に埋め込まれたｗ４である。１２は、配線用ＡＬ合
金膜、１５は、バッジベージ曹ン膜であル。
ＷのＴｉＳｉ、上への密層性は非常に良く、Ｔ　ｉ　Ｓ
　ｉ！のくわれや、Ｗのはい上りもない、Ｗでコンタク
ト部をうめている為、ＡＬ金合金コンタクト部でのくび
れもない、結果的にパッシベーシッン膜のボイドやクラ
ックも生じない。さらにＷは、ＡＬとＳ１基板間のバリ
アとなるのでジャンクシ１ンスパイクも、５８０℃でも
生じない。
その上、Ｔ　ｉ　Ｓ　ｉ、＝Ｗ＝ＡＬ合金の接触抵抗は
非常に小さいのでトータルのコンタクト抵抗は、Ｗをう
めないのと殆ど変りがない。
〔発明の効果〕
このように本発明は、従来の半導体装置に比べ、低抵抗
で且つ、信頼性の高い特性を有するものであり、実施例
においては、ＴｉＳｉ、とＷとの組み合わせについて述
べたが、他のシリサイドとメタルとの組合せでも、同等
の効果が得られるものである。
【図面の簡単な説明】
第１図は、本発明の半導体装置の概略断面図。 第２図は、従来の半導体装置の概略断面図を示したもの
である。 １・・・・・・・・・シリコン基板 ２　・・・・・・・・・　ＬＯＯＯＳ ３・・・・・・・・・ゲート膜 ４・・・・・・・・・ポリシリコン ５・・・・・・・・・ＭＯ３ｉ。 ６・・・・・・・・・低濃度拡散層 ７・・・・・・・・・サイドウオール ８・・・・・・・・・高濃度拡散層 ９・・・・・・・・・Ｔ　ｉ　Ｓ　ｉ。 １０・・・・・・層間絶縁膜 １１・・・・・・Ｗ １２・・・・・・ｋｔ−３ｉ膜 １５・・・・・・パッシベーシッン腺 １４・・・・・・Ｔ　ｉ　Ｓ　ｉ！ １５・・・・・・ＡＬのくびれ １６・・・・・・ボイド 以上 出願人　セイコーエプソン株式会社 第１ｊ呂

Claims (1)

    【特許請求の範囲】
  1. 拡散層上に、選択的にシリサイド層が形成されており、
    コンタクト孔中に、該シリサイド層と接触して、選択的
    に高融点金属が形成されていることを特徴とする半導体
    装置。
JP61227701A 1986-09-26 1986-09-26 半導体装置 Pending JPS6384064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61227701A JPS6384064A (ja) 1986-09-26 1986-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61227701A JPS6384064A (ja) 1986-09-26 1986-09-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS6384064A true JPS6384064A (ja) 1988-04-14

Family

ID=16864991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61227701A Pending JPS6384064A (ja) 1986-09-26 1986-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS6384064A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5341028A (en) * 1990-10-09 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of manufacturing thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
US5341028A (en) * 1990-10-09 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of manufacturing thereof
US5444282A (en) * 1990-10-09 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of manufacturing thereof

Similar Documents

Publication Publication Date Title
KR970063571A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3625652B2 (ja) 半導体装置の製造方法
JPS6384064A (ja) 半導体装置
WO2002015233A3 (en) Integrated transistor devices
JPS60123061A (ja) 半導体装置
JPS6373645A (ja) 半導体装置
JPS61102059A (ja) 半導体装置
JPH0587144B2 (ja)
JPH05121727A (ja) 半導体装置及びその製造方法
JPH11176767A (ja) 半導体装置の製造方法
JPH01125863A (ja) 半導体装置
JP2761032B2 (ja) 半導体装置
JP3109687B2 (ja) 半導体装置の導電層接続構造の製造方法
KR100833407B1 (ko) 고압 수소 열처리를 이용한 저온 구리 웨이퍼 본딩 방법
JPS6276518A (ja) 半導体装置の製造方法
JP2000323476A (ja) 配線構造およびその製造方法
JPH06209047A (ja) 半導体装置の配線形成方法
JPS62217668A (ja) 半導体装置
JPH0239469A (ja) 半導体装置
JPS6295869A (ja) 半導体装置
JPH0311732A (ja) 半導体装置の配線形成方法
JPH10163323A (ja) 半導体装置の製造方法
JPS61198651A (ja) 半導体集積回路装置
KR970052537A (ko) 반도체장치의 제조방법
JPH0621057A (ja) 半導体装置