JPS638434B2 - - Google Patents

Info

Publication number
JPS638434B2
JPS638434B2 JP57148518A JP14851882A JPS638434B2 JP S638434 B2 JPS638434 B2 JP S638434B2 JP 57148518 A JP57148518 A JP 57148518A JP 14851882 A JP14851882 A JP 14851882A JP S638434 B2 JPS638434 B2 JP S638434B2
Authority
JP
Japan
Prior art keywords
pin
board
performance board
guide
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57148518A
Other languages
English (en)
Other versions
JPS5938669A (ja
Inventor
Shinichi Hayashi
Junichiro Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP57148518A priority Critical patent/JPS5938669A/ja
Publication of JPS5938669A publication Critical patent/JPS5938669A/ja
Publication of JPS638434B2 publication Critical patent/JPS638434B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 本発明はICテスタのテストヘツド内の、ピン
ボード側コンタクトピン端部とIC接続部を有す
るパフオーマンスボード側コンタクトパツド間で
接触不良が生じないようにしたピン接続機構に関
する。
ICテスタは本体部分と、インタフエースとな
るテストヘツドとに分れ、テストヘツドは、イン
タフエース回路を搭載したピンボードを内部に収
納し、また試験すべきICを接続するソケツトを
表面に取付けたパフオーマンスボードを上部に有
する。ピンボードとパフオーマンスボードとは、
ピンボードのエツジに取付けたピンコネクタに弾
性的に植設された多数本のコンタクトピン端部
と、パフオーマンスボード裏面に対応して配設し
た多数個所のコンタクトパツドとの接触によつ
て、電気的に接続される。1つのテストヘツド内
に収納されるピンボードの枚数は数十枚に達する
こともあり、コンタクトピンとコンタクトパツド
とによる接続個所は非常に多数となる。そのため
個々の接触部における接触圧力は小さくても全接
触部における接触圧力を合計すると例えば20Kgに
も達し、テストヘツド底部でピンボードをエツジ
カード方式の接続部を介して支持するボードが凹
面に変形したり、パフオーマンスボード自体に多
少そりが生じている場合もあつて、上記ピンとパ
ツドとによる接続部分で接触不良が生じ易かつ
た。しかし、パフオーマンスボードは被試験IC
の品種に応じて交換する必要があるため、コンタ
クトピンとコンタクトパツドによる接続方式には
捨て難い長所がある。
本発明の目的はコンタクトピンとコンタクトパ
ツドによる接続方式を採用しながら接触不良が生
じないようにしたICテスタのピン接続機構を提
供することにある。
上記目的を達成するために本発明においては、
各ピンボードのエツジに取付けるピンコネクタ
に、ピンに対し所定の相対位置に高い寸法精度を
持ち上端近くに切込みを有するガイドをピンと同
方向に突出させて設け、一方パフオーマンスボー
ドにもこれらガイドに正しく対応する位置に丁度
ガイドが通れる孔をあけておいて、各ガイド(ピ
ンボード枚数と同数だけある)をパフオーマンス
ボードの対応位置にあけた孔を通つてボードの表
面側に突出させ、更に、これら突出した各ガイド
に対応する位置にガイド断面に適応した形状の貫
通孔と孔の縁に沿つてガイドの切込みに係合する
傾斜面をもつくさび状部を設けたくさび板を、各
貫通孔を各ガイド突出部が通り抜けるようにパフ
オーマンスボード表面に重ね、くさび状部がガイ
ドの切込みの上端とパフオーマンスボード表面の
間のすきまにくいこむようにくさび板を摺動さ
せ、ガイドをガイド形状とくさび状部形状によつ
て定まる所定位置まで正しく引上げるようにし
た。各ピンボードは、それぞれ下方のエツジカー
ド方式接続部でテストヘツドの底面ボードと接続
し、かつ支持されてはいるが、また一方では、上
部エツジに取付けたピンコネクタのガイドを介し
てパフオーマンスボードに吊下げられ支持された
状態となる。ピンコネクタ、ガイド、それを引上
げるくさび板は、かなり高精度に作られているか
ら、コンタクトピン端部とコンタクトパツドの位
置合わせは当然自動的に行なわれ、またピンコネ
クタとパフオーマンスボードとは平行になつてコ
ンタクトピンはパフオーマンスボード裏面のコン
タクトパツドに垂直に、ほぼ一様な圧力で接触す
るから、接触不良やピン曲りは生じない。くさび
板のくさび状部の傾斜を緩く設定しておけば、く
さび板の摺動距離は長くなるが、くさび板を容易
に動かせる。結局パフオーマンスボードなどの交
換も容易になる。
以下本発明を図面によつて説明する。
第1図は従来のピンボード1を示し、1aはイ
ンタフエース回路、1bはエツジカード方式接続
部、2はピンコネクタ、3はピンコネクタに弾性
的に植設されたコンタクトピンである。
第2図は本発明に係るピンボード1′を示し、
ピンコネクタ2aにはピンと同方向に突出したガ
イド4が設けてある。
第3図は本発明に係るピンボード1′のピンコ
ネクタ2a近傍の拡大斜視図である。図示例で
は、プラスチツク製ピンコネクタ2aに金属製ガ
イド4を取付けてあるが、高精度で経時的寸法狂
いが生じないように作れるならば、ピンコネクタ
2aとガイド4を一体に成形してもよい。なお4
aはガイドの端部の近くに設けた切込みである。
第4図は本発明に係るくさび板5の斜視図で、
6は第2,3図に示したガイド4が通り抜ける貫
通孔、7は孔の縁に沿つたくさび状部である。
第5図は、ガイド4を、パフオーマンスボード
8に穿つた孔8aを通つてボード表面側に突出さ
せ、パフオーマンスボード表面に更にくさび板5
を、貫通孔6をガイド4の突出部が通り抜けるよ
うに重ねた状態を示す図で、実際にはピンボード
1′は鉛直方向、パフオーマンスボード8等は鉛
直上方に位置する。図a,b,cに示す如く、く
さび板5をパフオーマンスボード8の表面に沿つ
て摺動させると、くさび状部7が、ガイドの切込
み4aの上端とパフオーマンスボード8表面の間
のすきまに順次くいこんでガイド4を引上げる
(この図では左方から右方へ動かす)。弾性的にピ
ンコネクタ2aに植設したコンタクトピン3の端
部の高さは当初(図a)、植設作業時の誤差(公
差内)等で不揃いであるが、図cに示すくさび板
摺動後は、どのピンもパフオーマンスボード8裏
面に設けたコンタクトパツド(紙面に直角になつ
ているから図には現れない)に確実に接触するよ
うになる。
第6図は本発明一実施例の実装説明図で、テス
トヘツド10内部には、多数枚のピンボード1′
がガイド4を上にして図cに示す如く収納されて
おり、その上に図bに示すガイド用の孔9aを設
けたふた9を取付け、その上に図aに示すパフオ
ーマンスボード8を、テストヘツド10内部にコ
ンタクトパツドが面し、外面にIC用ソケツトが
出るようにのせ、パフオーマンスボードの孔8a
を通つて突出したガイド4の端部がくさび板5の
孔6を通り抜けて更に突出するようにくさび状を
パフオーマンスボード表面に重ね、くさび板をガ
イド4を引上げるように摺動させてパフオーマン
スボードのテストヘツドへの(交換)装着を終了
する。
第7図は本発明の他の実施例の実装説明図で、
図dに示す如くピンボード1′が放射状に配列し
てテストヘツド10′内に収納されている以外は
第6図に示した実施例と同様で、図bに示すパフ
オーマンスボード8′の装着法も自明であろう。
本実施例ではくさび板5′は図aに示す如くリン
グ状で、摺動も円周方向に回転させる。
以上説明したように本発明によれば、ガイドと
くさび板という簡単な手段で、ピンボードとパフ
オーマンスボード間のコンタクトピンとコンタク
トパツドの接触による電気的接続を、容易に、確
実に行うことができる。
【図面の簡単な説明】
第1図は従来のピンボードの正面図、第2図は
本発明に係るピンボードの正面図、第3図は本発
明に係るピンコネクタの近傍の拡大斜視図、第4
図は本発明に係るくさび板の要部拡大斜視図、第
5図a,b,cは本発明の根幹をなすくさび板と
ガイド切込み係合部の作用説明図、第6図a,
b,cは本発明一実施例の実装説明図、第7図
a,b,c,dは本発明の他の実施例の実装説明
図である。 1′……ピンボード、2a……ピンコネクタ、
3……コンタクトピン、4……ガイド、4a……
ガイドの切込み、5……くさび板、7……くさび
状部、8……パフオーマンスボード、10……テ
ストヘツド。

Claims (1)

    【特許請求の範囲】
  1. 1 ICテスタ本体と被試験ICの中間に介在し、
    インタフエース回路を搭載した多数枚のピンボー
    ドを内部に収納し、かつ被試験IC接続部を表面
    に設けたパフオーマンスボードを上部に備えたテ
    ストヘツドの、前記ピンボードのエツジに取付け
    たピンコネクタから弾性的に突出した多数本のコ
    ンタクトピンと前記パフオーマンスボード裏面に
    対応配設した多数個所のコンタクトパツド間のピ
    ン接続機構において、前記ピンコネクタそれぞれ
    に端部の近くに切込みを有するガイドを突設し、
    これらガイドに対応して前記パフオーマンスボー
    ドに穿つた孔にそれぞれガイドを貫通させて表面
    側に突出させ、更に、これら突出した各ガイドに
    対応する貫通孔と孔の縁に沿つてガイドの切込み
    に係合するくさび状部を設けたくさび板を、各貫
    通孔を各ガイド突出部が通り抜けるようにパフオ
    ーマンスボード表面に重ね、前記くさび状部がガ
    イドの切込みにくいこむように摺動させて、パフ
    オーマンスボードにガイドを介してピンボードを
    担持させるようにしたことを特徴とするICテス
    タのピン接続機構。
JP57148518A 1982-08-28 1982-08-28 Icテスタのピン接続機構 Granted JPS5938669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57148518A JPS5938669A (ja) 1982-08-28 1982-08-28 Icテスタのピン接続機構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57148518A JPS5938669A (ja) 1982-08-28 1982-08-28 Icテスタのピン接続機構

Publications (2)

Publication Number Publication Date
JPS5938669A JPS5938669A (ja) 1984-03-02
JPS638434B2 true JPS638434B2 (ja) 1988-02-23

Family

ID=15454562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57148518A Granted JPS5938669A (ja) 1982-08-28 1982-08-28 Icテスタのピン接続機構

Country Status (1)

Country Link
JP (1) JPS5938669A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863048B2 (ja) * 2005-10-19 2012-01-25 横河電機株式会社 Icテスタ
JP4734187B2 (ja) * 2006-07-04 2011-07-27 ルネサスエレクトロニクス株式会社 半導体検査装置

Also Published As

Publication number Publication date
JPS5938669A (ja) 1984-03-02

Similar Documents

Publication Publication Date Title
US5322446A (en) Top load socket and carrier
CA2023618C (en) Personal computer processor card interconnect system
US7509225B2 (en) Vibration control of rotating disc
US4322682A (en) Vacuum actuated test head having programming plate
US4268100A (en) Pivotally mounted printed circuit board holder
US11237207B2 (en) Semiconductor test socket with a floating plate and latch for holding the semiconductor device
JP3940979B2 (ja) ソケットタイプのモジュールテスト装置
HK1000396A1 (en) Electrical connector
US6416342B2 (en) Socket and connector therefor for connecting with an electrical component
US6130547A (en) Test apparatus for printed circuit board and assembly kit therefor
KR20070045816A (ko) 얼라이너를 갖는 반도체 소자용 테스트 소켓
KR20060087125A (ko) 반도체 소자 테스트용 소켓 어셈블리
JPS638434B2 (ja)
CN100477413C (zh) 用于针栅阵列插件的插座
US5381496A (en) Optical or electrical connector assembly including guiding alignment plates
JPS63299257A (ja) Ic検査用ソケット
US6354856B1 (en) IC socket and contact pin thereof
JPH08162187A (ja) コネクタと基板との接続構造並びこれに使用されるコネクタ
JP3701894B2 (ja) Kgdキャリア
EP0237728A2 (en) Tool and method for assembling a printed circuit card
JPS5846550Y2 (ja) 集積回路実装板用コネクタ
JPH08136601A (ja) バックボード用布線試験治具
KR20250114895A (ko) 집적 회로 테스트용 무-공구, 신속 교환 탄성중합체 콘택 인터페이스를 위한 시스템 및 방법
US6142808A (en) Socket for electrical parts
JPH073799B2 (ja) Icテスト装置