JPS638646B2 - - Google Patents
Info
- Publication number
- JPS638646B2 JPS638646B2 JP57052533A JP5253382A JPS638646B2 JP S638646 B2 JPS638646 B2 JP S638646B2 JP 57052533 A JP57052533 A JP 57052533A JP 5253382 A JP5253382 A JP 5253382A JP S638646 B2 JPS638646 B2 JP S638646B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital code
- integrator
- sample
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、積分型可変ゲインAD（アナログ・
デイジタル）変換器に関する。[Detailed Description of the Invention] The present invention provides an integrated variable gain AD (analog
Regarding digital) converters.
デイジタル・コードにより直流増幅器のゲイン
を変えて入力信号を増幅し、その増幅信号をAD
変換する場合には、例えば第１図に示すような構
成のものが用いられる。第１図において、１は可
変ゲイン増幅器で、差動増幅器２と該差動増幅器
２の反転入力端・出力端間に挿入接続されたマル
チプライングDA（デイジタル・アナログ）変換
器（以下MDACと記す）３とから構成され、マ
イクロプロセツサ（以下μPと記す）５から
MDAC３に与えられるデイジタル・コード（２
進数でD0，D1，D2，…，Dm）に対応してゲイ
ンが変わるもので、入力信号Exに対して
で示される出力E′が得られるものである。この出
力電圧E′はAD変換器４でデイジタル変換され
μP5に読み取られる。このようにして可変ゲイン
AD変換が行われるわけであるが、この回路で
は、入力Exに商用電源ノイズが重畳されている
場合にはこれを除去することができず、出力に誤
差が生じるという欠点がある。 The input signal is amplified by changing the gain of the DC amplifier using a digital code, and the amplified signal is sent to AD.
In the case of conversion, for example, a configuration as shown in FIG. 1 is used. In Fig. 1, 1 is a variable gain amplifier, and a differential amplifier 2 is inserted and connected between the inverting input terminal and the output terminal of the differential amplifier 2. ) 3, and a microprocessor (hereinafter referred to as μP) 5.
Digital code given to MDAC3 (2
The gain changes depending on the input signal Ex (D 0 , D 1 , D 2 ,..., Dm) The output E′ shown by is obtained. This output voltage E' is digitally converted by the AD converter 4 and read by μP5. In this way the variable gain
AD conversion is performed, but this circuit has the disadvantage that if commercial power supply noise is superimposed on the input Ex, it cannot be removed, resulting in an error in the output.
AD変換器４として、２重積分形のような雑音
除去効果のあるものを使用すれば、上記ノイズを
除去することはできるが、計数時間を必要とする
ために全体としての変換速度が遅いという新たな
欠点が生じる。 The above noise can be removed by using an AD converter 4 that has a noise removal effect, such as a double integral type, but the conversion speed as a whole is slow because it requires counting time. A new drawback arises.
本発明は、このような欠点に鑑みてなされたも
ので、その目的は、雑音除去能力を有し、しかも
変換速度が速く且つダイナミツクレンジの広い積
分型可変ゲインAD変換器を提供することにあ
る。 The present invention was made in view of these drawbacks, and its purpose is to provide an integral type variable gain AD converter that has noise removal ability, has a high conversion speed, and has a wide dynamic range. be.
以下、図面を参照し本発明を詳細に説明する。
第２図は本発明に係る積分型可変ゲインAD変換
器の一実施例を示す構成図である。差動増幅器２
の反転入力端には、積分器２２を構成するための
コンデンサ２１（容量Ｃ）の一端が接続され、更
に、このコンデンサ２１には、スイツチ２３が並
列に接続されている。又、差動増幅器２の反転入
力端には、抵抗２４（抵抗値Ｒ）及びスイツチ２
５を介して入力信号Ex（ただしEx≦Ｏ）が与え
られている。一方、MDAC3には、スイツチ２６
を介して差動増幅器２の出力又は基準電圧Esの
いずれか一方が与えられ、MDAC3の出力は、コ
ンデンサ２１の他端及び比較器２７の一方の入力
端へ導かれている。この比較器２７の他の入力端
は、サンプルホールド回路２８を介して増幅器２
の出力端に接続されている。μP5には、比較器２
７から、２つの入力の比較結果が与えられる。
尚、スイツチ２３，２５及び２６はμP5によつて
制御される。 Hereinafter, the present invention will be explained in detail with reference to the drawings.
FIG. 2 is a configuration diagram showing an embodiment of an integral type variable gain AD converter according to the present invention. Differential amplifier 2
One end of a capacitor 21 (capacitance C) for forming an integrator 22 is connected to the inverting input terminal of the inverter 21, and a switch 23 is connected in parallel to this capacitor 21. Further, a resistor 24 (resistance value R) and a switch 2 are connected to the inverting input terminal of the differential amplifier 2.
An input signal Ex (where Ex≦O) is applied via 5. On the other hand, MDAC3 has switch 26
Either the output of the differential amplifier 2 or the reference voltage Es is applied through the MDAC 3, and the output of the MDAC 3 is led to the other end of the capacitor 21 and one input end of the comparator 27. The other input terminal of this comparator 27 is connected to the amplifier 2 via a sample hold circuit 28.
connected to the output end of the μP5 has comparator 2
7 gives the result of comparing the two inputs.
Note that switches 23, 25 and 26 are controlled by μP5.
このような構成のAD変換器において、スイツ
チ２６をS1側に倒し、且つスイツチ２３及びスイ
ツチ２５を閉にした状態から、スイツチ２３のみ
を開にしたとき、可変ゲインの積分器２２の積分
電圧E1は、MDAC3に与えられるデイジタル・コ
ードがD0，D1，D2，…，Dmである場合、ｔ時
間経過後に、
となる。ここで、ｔを入力Exに含まれる主要雑
音（商用周波数ノイズ）の周期（1/50sec又は1/6
０cec）の整数倍にとれば、積分効果により、雑音
を除去できる。そこで、μP5は、この条件を満た
す所定時間にて、サンプルホールド回路２８を付
勢し、その時の積分電圧E1をホールドさせる。
次に、スイツチ２６をS2側に倒してMDAC3に基
準電圧Esを与えておき、MDAC3，μP5，比較器
２７のループで比較方式によるAD変換を行う。
即ち、μP5は、MDAC3の出力が前記E1に一致す
るようなデイジタル・コードをMDAC3に与え
る。このときのμP5の出力結果をd0，d1，d2，
…，dmとすると、
が成立し、可変ゲインAD変換が行われたことと
なる。従つて、このAD変換器によれば、自動的
に商用電源ノイズを除去しダイナミツクレンジの
広いAD変換を行うことができる。 In an AD converter with such a configuration, when the switch 26 is turned to the S1 side and the switches 23 and 25 are closed, only the switch 23 is opened, the integrated voltage of the variable gain integrator 22 E 1 is, when the digital code given to MDAC3 is D 0 , D 1 , D 2 ,..., Dm, after t time elapses, becomes. Here, t is the period (1/50sec or 1/6
0cec), noise can be removed due to the integral effect. Therefore, μP5 energizes the sample and hold circuit 28 at a predetermined time that satisfies this condition, and holds the integrated voltage E1 at that time.
Next, the switch 26 is turned to the S2 side to apply the reference voltage Es to the MDAC3, and the loop of the MDAC3, μP5, and the comparator 27 performs AD conversion using the comparison method.
That is, μP5 provides MDAC3 with a digital code such that the output of MDAC3 matches E1 . The output results of μP5 at this time are d 0 , d 1 , d 2 ,
…, dm, then holds true, and variable gain AD conversion has been performed. Therefore, this AD converter can automatically remove commercial power supply noise and perform AD conversion with a wide dynamic range.
尚、第３図に示すように入力端にアナログ・マ
ルチプレクサ３１を付加し、入力信号Exの他に
新たな基準電圧Es1とEs2（＝Ｏ）を選択してAD
変換するように構成すれば、系のノーマライズが
可能になり、RC積分定数や増幅器２，MDAC3，
比較器２７及びサンプルホールド回路２８等のゲ
インやオフセツトを補正することができる。 In addition, as shown in Fig. 3, an analog multiplexer 31 is added to the input terminal, and in addition to the input signal Ex, new reference voltages Es 1 and Es 2 (=O) are selected and AD
If configured to convert, the system can be normalized, and the RC integral constant, amplifier 2, MDAC3,
The gain and offset of the comparator 27, sample hold circuit 28, etc. can be corrected.
又、MDAC3の出力をサンプルホールド回路を
介して取り出せばDA（デイジタル・アナログ）
変換を付加できデイジタル制御によるアナログ処
理装置を容易に実現することができる。 Also, if the output of MDAC3 is taken out through the sample and hold circuit, it becomes DA (digital/analog).
By adding conversion, it is possible to easily realize an analog processing device using digital control.
更に、上記実施例では、制御回路としてμPを
用いたが、これに限る必要はない。 Further, in the above embodiment, μP is used as the control circuit, but there is no need to limit it to this.
以上説明したように、本発明では、商用電源周
波数の周期の整数倍の時間だけ入力信号を積分
し、その積分電圧に対して、高変換速度の比較方
式のAD変換を行うようにしているため、商用電
源ノイズを除去でき、しかもダイナミツクレンジ
の広い可変ゲインAD変換器を実現することがで
きる。 As explained above, in the present invention, the input signal is integrated for a time that is an integral multiple of the period of the commercial power supply frequency, and the integrated voltage is subjected to AD conversion using a comparison method with high conversion speed. , it is possible to realize a variable gain AD converter that can eliminate commercial power supply noise and has a wide dynamic range.
又、本発明は、可変ゲイン積分器のMDACを
比較方式AD変換器の要素としても用いており、
構成の簡素化を図つている。又、逐次比較に必要
なサンプルホールド回路を積分器で代用し平均値
を得るようにしてあり、この点でも回路構成の簡
素化を図つている。 Further, the present invention uses the variable gain integrator MDAC as an element of a comparison type AD converter,
We are trying to simplify the configuration. Furthermore, the sample and hold circuit required for successive approximation is replaced with an integrator to obtain the average value, which also simplifies the circuit configuration.
第１図は従来の可変ゲインAD変換器の構成
図、第２図は本発明に係る積分型可変ゲインAD
変換器の一実施例を示す構成図、第３図は本発明
を利用した積分型可変ゲインAD変換器の他の実
施例を示す構成図である。
１……可変ゲイン増幅器、２……差動増幅器、
３……マルチプライングDA変換器、５……マイ
クロプロセツサ（制御回路）、２１……コンデン
サ、２２……積分器、２３，２５，２６……スイ
ツチ、２４……抵抗、２７……比較器、２８……
サンプルホールド回路、３１……アナログ・マル
チプレクサ。
Figure 1 is a configuration diagram of a conventional variable gain AD converter, and Figure 2 is an integral variable gain AD converter according to the present invention.
FIG. 3 is a block diagram showing one embodiment of the converter. FIG. 3 is a block diagram showing another embodiment of the integral type variable gain AD converter using the present invention. 1...Variable gain amplifier, 2...Differential amplifier,
3... Multiplying DA converter, 5... Microprocessor (control circuit), 21... Capacitor, 22... Integrator, 23, 25, 26... Switch, 24... Resistor, 27... Comparison Vessel, 28...
Sample and hold circuit, 31...analog multiplexer.
Claims (1)
とに応じたアナログ出力が得られるマルチプライ
ングDA変換器と、入力信号を積分する積分器
と、該積分器の積分電圧をサンプルホールドする
サンプルホールド回路と、該サンプルホールド回
路の出力と前記マルチプライングDA変換器の出
力を比較する比較器と、前記デイジタル・コード
を発生すると共に前記サンプルホールド回路を付
勢する制御回路とからなり、 最初、前記マルチプライングDA変換器を前記
積分器の帰還路に接続して可変ゲイン積分器を形
成し、第１のデイジタル・コードを前記マルチプ
ライングDA変換器に与えて、前記入力信号に含
まれる主要雑音の周期の整数倍に相当する時間だ
け入力信号（Ex）を積分して得た積分電圧（E1）
を前記サンプルホールド回路にホールドさせ、次
に前記マルチプライングDA変換器に前記アナロ
グ電圧として基準電圧（Es）を与えると共に、
前記マルチプライングDA変換器と前記比較器と
前記制御回路からなるループで以て前記積分電圧
（E1）に対して比較方式によるAD変換を行い、
前記積分電圧（E1）と等しくなるような第２の
デイジタル・コードを前記制御回路が前記マルチ
プライングDA変換器に与えて、 第１のデイジタル・コードによつてゲインを定
めて、入力信号に対応するデイジタル信号として
第２のデイジタル・コードを得るようにしたこと
を特徴とする積分型可変ゲインAD変換器。[Claims] 1. A multiplying DA converter that can obtain an analog output according to a given analog voltage and digital code, an integrator that integrates an input signal, and a sample and hold integrated voltage of the integrator. a comparator that compares the output of the sample and hold circuit with the output of the multiplication DA converter, and a control circuit that generates the digital code and energizes the sample and hold circuit. , first, connect the multiplication DA converter to the feedback path of the integrator to form a variable gain integrator, and apply a first digital code to the multiplication DA converter to convert the input signal The integrated voltage (E1) obtained by integrating the input signal (Ex) for a time corresponding to an integer multiple of the period of the main noise contained in
is held in the sample and hold circuit, and then a reference voltage (Es) is given as the analog voltage to the multiplication DA converter, and
AD conversion is performed on the integrated voltage (E1) by a comparison method using a loop consisting of the multiplying DA converter, the comparator, and the control circuit;
The control circuit applies a second digital code equal to the integrated voltage (E1) to the multiplying DA converter, determines the gain according to the first digital code, and applies the gain to the input signal. An integral type variable gain AD converter characterized in that a second digital code is obtained as a corresponding digital signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253382A JPS58170219A (en) | 1982-03-31 | 1982-03-31 | Integration type variable gain analog-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253382A JPS58170219A (en) | 1982-03-31 | 1982-03-31 | Integration type variable gain analog-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170219A JPS58170219A (en) | 1983-10-06 |
| JPS638646B2 true JPS638646B2 (en) | 1988-02-24 |
Family
ID=12917397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253382A Granted JPS58170219A (en) | 1982-03-31 | 1982-03-31 | Integration type variable gain analog-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170219A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3003660U (en) * | 1994-04-28 | 1994-10-25 | アデックス株式会社 | Analog / digital converter |
| JP2011007622A (en) * | 2009-06-25 | 2011-01-13 | Sharp Corp | Sensor apparatus, cellular phone and digital camera |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123551A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Analog/digital converter |
-
1982
- 1982-03-31 JP JP5253382A patent/JPS58170219A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170219A (en) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3293884A1 (en) | Analog-to-digital converter with noise shaping | |
| JPS6412420B2 (en) | ||
| JPH0613905A (en) | A / D converter | |
| US20250309849A1 (en) | Logarithmic amplifiers in silicon microphones | |
| JPH04233332A (en) | Analog-digital converter | |
| KR20010082331A (en) | Analog-digital converter | |
| JP3483565B2 (en) | Method and apparatus for integrating multiple input signals | |
| US6215427B1 (en) | Analog-digital conversion device comprising a differential comparator | |
| JPH04302222A (en) | Sigma delta type d/a converter system | |
| JPS638646B2 (en) | ||
| JP3731334B2 (en) | Modulator and oversampled A / D converter | |
| JP3019753B2 (en) | Analog / digital converter | |
| McCartney et al. | A low-noise low-drift transducer ADC | |
| US5182561A (en) | Integrated converter with gate for supplying integrating dock pulses to counters only during reference signal integrating period | |
| US20050057383A1 (en) | Sigma-delta modulator using a passive filter | |
| JP3226657B2 (en) | ΔΣ modulator | |
| JPS6015173B2 (en) | parallel encoding circuit | |
| US4541103A (en) | Digitally controlled syllabic filter for a delta modulator | |
| JPS6215959B2 (en) | ||
| JP2693577B2 (en) | Delta-sigma modulation circuit | |
| JPS60197016A (en) | Analog-digital converting circuit device | |
| JPH02170723A (en) | A/d converting circuit | |
| JPH01101027A (en) | Quantizer | |
| JPH0622331B2 (en) | DA converter | |
| JPS62108622A (en) | Analog-digital converting circuit |