JPS6386919A

JPS6386919A - Ｒｃ発振装置

Info

Publication number: JPS6386919A
Application number: JP61231653A
Authority: JP
Inventors: Yoshiteru Kobayashi; 良照小林; Tatsuo Tsuboi; 坪井　立男
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1988-04-18
Anticipated expiration: 2010-06-05
Also published as: JPH0752840B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、おもに音響機器や無線機器の音声帯域部等の
特性測定の信号源として利用するＲＣ発振装置に関する
。

従来の技術従来、この種のＲｅ発振装置は、主に抵抗とコンデンサ
と演算増幅器によって発振部を構成し、この出力レベル
を検出し、一定レベルとなるように発振部の利得を自動
的に制御する閉回路すなわちムＬＣ回路によって発振器
から安定した出力が得られるようになっている。

第５図、第６図は従来のＲｅ発振装置の構成を示してい
る。第６図において、４１は波形整形回路であり、Ｒｅ
発振装置の出力信号人１．を入力とし、その出力は第１
の単安定マルチバイブレータ４２に入力される。第１の
単安定マルチバイブレータ４２の出力は、制御パルスＣ
１２となると同時に反転回路４３を介し、第２の単安定
マルチバイブレータ４４に入力される。第２の単安定マ
ルチバイブレータ４４の出力は、制御パルスＣ＋＋とな
る。

第６図において、６１は主に抵抗とコンデンサと演算増
幅器によって構成されている発振部である。発振部６１
の出力は、出力端子６２に出力されると同時に、第１の
増幅器５３と、第５図に示した制御パルス発生回路６７
に入力される。第１の増幅器５３の出力は、ダイオード
５４を介し、ピーク・ホールド用コンデンサ５５、充放
電切換用スイッチ５６およびサンプル・ホールド回路６
了に入力される。サンプル・ホールド回路５７はサンプ
ル・ホールド用コンデンサ５８を持ち、その出力は、減
算器６９の負入力に入力される。

基準電圧源６ｏの正電圧を正入力とする減算器５９の出
力は、第２の増幅器６１に入力される。

第２の増幅器６１の出力は、一方は積分器６２を介し、
もう一方は抵抗６３．６４によって分圧されて、加算器
６６に入力される。加算器６５の出力は出力制御回路６
６に入力され、出力制御回路ｅ６が発振部５１に接続さ
れている。出力制御回路６６は、入力される直流電圧に
基づき、発振部の演算増幅器の利得を変える等の動作を
することによって発振出力を制御するものである。スイ
ッチ５６の短絡、開放、サンプル・ホールド回路５７の
サンプル状態、ホールド状態の切換は、第５図に示す制
御パルスＣＩｔ　＊　Ｃ１２によって制御される。また
、発振部５１には、発振周波数を設定する制御部６８が
接続されている。

次に上記従来例の動作について説明する。第６図におい
て、制御部６８によって発振部５１の周波数が設定され
、ある出力レベルでの発振を開始すると、発振部５１の
出力信号人７．は、第１の増幅器５３とダイオード６４
によって、ピーク・ホールド用コンデンサ５５に充電さ
れ、ダイオードの特性上その最大電圧値Ｖ、がピーク・
ホールド用コンデンサ５６に保持される。制御パルス発
生回路６７の出力Ｃ４，に従い、スイッチ５６が発振信
号−周期毎に、一定の時間関係をもって短絡し、これに
よって、ピーク・ホールド用コンデンサ５６の電荷が放
電する。このピーク・ホールド信号ム、３と、制御パル
スＣ１１の関係は、第７図（ｂ）と（ｆ）に示される。

制御パルス発生回路６７の動作についての詳細は後述す
る。ピーク・ホールド信号ム　はサンプル・ホールド回
路５７に入力され、制御パルスＣ１□に従い、発振信号
−周期毎にその最大電圧値Ｖ、がサンプル・ホールド用
コンデンサ６８に保持される。このサンプル・ホールド
信号人、４と、制御パルスＣ１２の関係は、第７図（り
と（Ｓ）に示される。減算器６９からは、基準電圧源６
ｏの電圧Ｖ、　（Ｖ）とサンプル・ホールド信号人、４
との差が出力され、これはさらに第２の増幅器６１によ
って増幅される。第２の増幅器６１の出カム、５は、一
方は抵抗６３．６４によって分圧されて加算器６６へ、
もう一方は発振信号の最大周期より十分大きな時定数で
ある積分器６２を介して加算器６５へ入力される。出力
制御回路６６を介し、加算器の出力信号人、８によって
発振出力が安定化されるわけであるのでこの信号ム１８
を出力制御信号と称することにする。

次に、第６図における制御パルス発生回路６７について
詳細に説明する。第５図に制御パルス発生回路６了の詳
細なブロック図を示す。発振出力信号Ａ１１が基準電圧
をＯＶとする波形整形回路４１を介し第１の単安定マル
チバイブレータ４２に入力され、その出力は制御パルス
Ｃ７２となる。制御パルスＣ１２は、反転回路４３を介
し第２の単安定マルチバイブレータ４４に入力され、そ
の出力は制御パルスＣ４，となる。この動作は、第７図
に示される。波形整形回路４１に第７図（ｉａ）のよう
な発振信号が入力されると、入力信号が波形整形回路４
１の基準電圧よシ高い場合には、その出力が低レベル（
ｖＬ）、逆の場合にはその出力が高レベル（ｖＨ）の方
形波つまり、第７図（ｄ）のような出力が得られる。こ
の信号Ｂｔ＋を′入力とする第１の単安定マルチバイブ
レータ４２の出力は、第７図（６）のようになる。この
場合、パルス幅ｔ１１Ｉ４□は第１の単安定マルチバイ
ブレータ４２の時定数によって決定される。これと同様
に、第２の単安定マルチバイブレータ４４の出力は第７
図（ｆ）のようになる。このように、従来の１０発振装
置でも安定した出力信号を得ることができる。

発明が解決しようとする問題点しかしながら、上記従来の１０発振装置では、発振出力
信号のひずみ率や、発振周波数を切り換えたときに発振
出力が安定するまでに要する応答時間Ｔ（８）は、出力
制御信号人、８に大きく影晋されるために、下記のよう
な間響があった。

（１）まず、発振出力信号のひずみ率を低くするために
は出力制御信号人、８をリプルの少ない直流電圧にする
ことが必要である。そのためには、第６図において、積
分器６２の出カム、７に対する第２の増幅器ｅ１の出カ
ム、５の混合比を小さく、つまシ抵抗６３ｊ６４による
分圧比を大きくする必要がある。ところが、積分器の応
答時間は遅いので、発振出力の応答時間Ｔを速くするた
めには、逆に抵抗６３．６４による分圧比を小さくする
必要がある。したがって、低ひずみ率の発振出力を得る
ためには、発振出力の応答時間が遅くなってしまう。こ
れは第８図（ＩＬ）のｔ１２に示される。

（２）制御部６８によって発振周波数を切り換えたと同
時に発振が停止し、しかもこの時の出力制御信号ム、８
が切り換え後の発振を開始するに不充分な電圧値の場合
、制御パル、Ｘ　Ｃ１１，ｃ、２が発生しないために、
ダイオード６４とコンデンサ６６とスイッチ６６によっ
て構成されるピーク・ホールド回路と、サンプル・ホー
ルド回路６７は、本来の動作ができず、発振出力が小さ
いということを検知できない。したがって、即座に出力
制御信号ム、８を高くすることができず、サンプル・ホ
ールド回路５７の漏れ電流による出力の低下によって出
力制御信号ム１８が発振を開始させるに充分な電圧に達
したときに初めて発振を開始し、制御パルス発生回路６
７が動作を始め、ピーク・ホールド回路、サンプル・ホ
ールド回路が本来の動作を開始する。したがって、発振
が停止した場合には再び発振を開始するまでに長い時間
を要する。これは、第８図（＆）の’１１に示される。

尚、第８図（ｂ）　、　（ｃ）　、（ａ）は各々、第５
図における波形整形回路出力Ｂ、。

制御パルスＣ１１”　Ｃｊ□を示す。

本発明は、このような従来の問題を解決するものであり
、低ひずみ高特性を保ちながら、応答時間を速くするこ
とのできる優れたＲｅ発振装置を提供することを目的と
するものである。

問題点を解決するための手段本発明は上記目的を達成するために、制御パルス発生回
路に、発振レベル検知回路を設け、発振レベルが低い場
合にのみ応答速度を速くするようにしたものである。

作用本発明は上記のような構成により次のような作用を有す
る。すなわち、発振が停止したとき、あるいは発振レベ
ルが小さいときに検知回路が動作し、応答速度を速くし
、発振レベルが充分な値になると検知回路は動作が停止
するので、安定状態での発振信号のひずみ率を悪化させ
ることなく周波数切換時の応答速度を速くすることがで
きる。

実施例第１図および第２図は本発明の一実施例の構成を示すも
のである。第１図において、１は第１の波形整形回路で
あシ、１０発振装置の出力信号ム。

を入力とし、その出力Ｂ、は第１の単安定マルチバイブ
レータ２を介し、ＯＲ回路１０および反転回路３に入力
される。ＯＲ回路１ｏの出力は制御パルスＣ２となる。

反転回路３の出力は第２の単安定マルチバイブレータ４
に入力され、その出力Ｂ３はＯＲ回路１１に入力される
。ＯＲ回路１１の出力は制御パルスＣ１となる。ここま
での構成は、２個の単安定マルチバイブレータの出力が
ＯＲ回路を介して制御パルスとなっている他は、従来例
に等しい。６は第２の波形整形回路であり発振出力信号
人、を入力とし、その出力Ｂ４は第３の単安定マルチバ
イブレータ７に入力される。

第３の単安定マルチバイブレータ７の出力は反転回路８
を介し制御パルスＣ３になると同時にＯＲ回路１ｏおよ
び第４の単安定マルチバイブレータ９に入力される。第
４の単安定マルチバイブレータ９の出力はＯＲ回路１１
に入力される。また、第３の単安定マルチバイブレータ
７はＩＪ　）リガー動作のもので、そのパルス幅は制御
部１２によって設定が切〕換えられる。

第２図において、２１は発振部で、その出カム、は出力
端子２２に接続されると同時に第１の増幅器２３および
第１図に詳細を示した制御パルス発生回路３８に入力さ
れる。第１の増幅器の出力はダイオード２４とコンデン
サ２５とスイッチ２６によって構成されるピーク・ホー
ルド回路に入力され、その出力はホールド用コンデンサ
２８を持ったサンプル・ホールド回路２７に入力される
。その出力は減算器２９の負入力にされる。基準電圧源
３０の正電圧を正入力とする減算器２９の出力は第２の
増幅器３１に入力される。第２の増幅器３１の出カム５
は、一方は積分器３２を介し、もう一方は抵抗３４．３
５によって分圧されて加算器３θに入力される。抵抗３
４の両端にはスイッチ３３が接続されており、抵抗３４
．３５による分圧比が変えられるようになっている。

加算器３６の出カム８は出力制御回路３７に入力され、
その出力は発振部２１に入力される。ここで加算器３６
の出力信号ム８を出力制御信号ム。

と称することにする。スイッチ２６の短絡、開放は制御
パルスＣ４，サンプル・ホールド回路２７のサンプル状
態、ホールド状態は制御パルスＣ２゜スイッチ３３の短
絡、開放は制御パルスＣ６によってそれぞれ制御される
。また、発振部２１、制御パルス発生回路３８には制御
部１２が接続されておシ、発振部２１の発振周波数、第
１図における制御パルス発生回路の第３の単安定マルチ
バイブレータのパルス幅を設定している。

次に、上記実施例の動作について説明する。第１図にお
いて従来例と異なるのは第２の波形整形回路５、第３の
単安定マルチバイブレータ７、反転回路８、第４の単安
定マルチバイブレータ９が追加され、第２図におけるピ
ーク・ホールド回路のスイッチ２６の制御パルスＣ１は
、第２の単安定マルチバイブレータ４の出力Ｂ、と第４
の単安定マルチバイブレータ９との論理的ＯＲをとった
ものとし、サンプル・ホールド回路２７の制御パルスＣ
２は、第１の単安定マルチバイブレータ２の出力Ｂ２と
反転回路８の出力Ｃ３との論理的ＯＲをとったものとし
、新たに反転回路８の出力を制御パルスＣ３として、第
２図における分圧比切換スイッチ３３を制御している点
にある。第２の波形整形回路６は、基準電圧源らの負電
圧−ｖ３（Ｖ）を基準電圧としている。そのため、負の
波高値が−ｖＲ以下である発振信号部が入力されると、
入力信号が−ｖＲより高い部分では第２の波形整形回路
の出力Ｂ４は低レベル（Ｖ、）、逆の部分ではその出力
が高レベル（ｖＩりのパルスとなる。この関係は、図３
（ａ〕と（ｂ）に示される。この信号Ｂ４を入力とする
第３の単安定マルチバイブレータのパルス幅は、制御部
１２の（＆）パルス幅設定手段によって発振信号人、の
一周期よシも若干長く設定される。第３の単安定マルチ
バイブレータ７をＩＪ　）　ＩＪガー動作のものとすれ
ば、その出力は高レベル一定となる。従って反転回路８
の出力すなわち制御パルスＣ５は低レベル一定となり、
１３図Ｃｏ）に示されるようになる。このため、制御パ
ルス０．を入力とする第４の単安定マルチバイブレータ
９は動作せず、その出力Ｂ、は低レベル一定となる。Ｏ
Ｒ回路１０の一方の入力信号である制御パルスＣ３およ
びＯＲ回路１１の一方の入力信号である第４の単安定マ
ルチバイブレータ９の出力信号Ｂ５は共に低レベル一定
であるので、これらの出力である制御パルスＣ２および
Ｃ１はそれぞれ第１の単安定マルチバイブレータ２の出
力信号Ｂ２および第２の単安定マルチバイブレータ４の
出力信号Ｂ、に等しい。従って、発振信号ム１と制御パ
ルスＣ２＃　０１　　の関係は、第７図人。

Ｂの（＆）と（１５）、　　（ｆ）に示される従来例の
関係に等しい。また、制御パルスＣ３は低レベル一定ト
なるため、第２図における分圧比切換スイッチ３３は開
放状態となる。つまり、発振信号人、の出力レベルが充
分に高い場合は、従来例に等しい発振動作になる。

次に、これに対して第２図において、発振部２１の発振
周波数を制御部ｉ　２　（＆）周波数設定手段によって
切り換えたときに発振が停止した場合、または、発揚信
号の出力レベルが極端に小さくなった場合の動作を説明
する。この場合、第１図における第２の波形整形回路５
の入力信号は基準電圧源６の負電圧−ｖＲに達しない状
態になる。

この状態では、第２の波形整形回路５の出力Ｂ４は低レ
ベル一定となる。第３の単安定マルチバイブレータ７の
出力は、制御部１２　（ｂ）パルス幅設定手段によって
設定されたパルス幅ｔｍｓ秒以上パルスが入力されない
場合には高レベルから低レベルへと変化する。つまり、
制御パルスＣ６は発扱信号が停止してからｔｍｓ秒後に
低レベルから高レベルに変化し、再度発振信号が充分な
レベルに達すると第２の波形整形回路６がパルスを発生
するので、高レベルから低レベルの状態に戻る。

このような発振信号人、と第２の波形整形回路６の出力
Ｂ４と制御パルスＣ３の関係は、第４図（＆）と（Ｃ）
と（ｆ）に示される。従来例の動作説明でも述べたよう
に、発振停止状態では第１の波形整形回路１の出力Ｂ、
は低レベル一定となり、発振が再度開始した状態でパル
スが発生する。これは第４図（ｂ）によって示される。

このため第１の波形整形回路１の出力Ｂ、を入力とする
第１の単安定マルチバイブレータ２の出力Ｂ２は、発振
停止状態では低レベル一定となり、発振が再度開始する
と一周期毎にパルスを発生する。さらに反転回路３を介
しこれを入力とする第２の単安定マルチバイブレータ４
の出力Ｂ３も発振停止状態では低レベル一定となり、発
振が再度開始すると一周期毎にパルスを発生する。制御
パルスＣ２は、第１の単安定マルチバイブレータ２の出
力Ｂ２と制御パルスＣ３を入力とするＯＲ回路の出力で
あるので、発振信号の出力レベルが充分な値に達するま
では、制御パルスＣ３に等しく高レベル一定となり、そ
れ以後は従来例と同様に発振信号−周期毎にパルスを発
生する。これは第４図（６）に示される。また、制御パ
ルスＣ３を入力とする第４のマルチバイブレータ９の出
力Ｂ５は、発振が停止して１ｍ５秒後に一度だけパルス
を発生する。制御パルスＣ７は、第２の単安定マルチバ
イブレータ４の出力Ｂ。

と第４の単安定マルチバイブレータ９ノ出力Ｂ５を入力
とするＯＲ回路１１の出力であるので、発振停止後１１
．１５秒後に最初のパルスを発生し、発振を再度開始後
は従来例と同様に、−周期毎にパルスを発生する。これ
は、第４図（ｂ）に示される。

さて、第４図（ｄ）に示される制御パルスＣ１、第４図
（６）に示される制御パルスＣ２、第４図（ｆ）に示さ
れる制御パルスＣ５によって第２図におけるスイッチ２
６、サンプル・ホールド回路２７、スイッチ３３がそれ
ぞれ制御された場合の発振部２１の出力信号について説
明する。発振停止後１１５秒後に制御パルスＣ７に最初
のパルスが発生すると、ピーク中ホールド用コンデンサ
２６がスイッチ２６によって一瞬にして放電されサンプ
ル・ホールド回路２７の入力がＯｖとなる。これと同時
に制御パルスＣ２によって、サンプル・ホールド回路２
７はサンプル状態となり、その出カム４もＯＶとなる。

従って第２の増幅器３１の出カム５は正の電圧となり出
力制御信号ム８によって発振部の出力信号レベルを高く
するように出力制御回路３７が動作をする。これにより
、発振器は即座に再度発振を開始する。発振停止後、再
度発振開始までの時間は第４図（ａ）　ｔ、によって示
される。

再度発振開始後は、制御パルスＣ１によりコンデンサ２
６が発振信号−周期毎に放電され、゛ピーク・ホールド
動作が繰り返される。また、制御パルスＣ２にょシ、サ
ンプル・ホールド回路がホールド状態を続けるので、発
振部２１の出力レベルが充分な値に達するまでは、さら
に出力レベルを高くするよう出力制御回路３７が動作す
る。この場合、制御パルスＣ５によってスイッチ３３が
短絡されている。従って積分器３２の出力Ａ７と第２の
増幅器３１の出カム５との混合比が大きくなり、発振出
力の応答時間が速くなる。発振部２１の出力信号レベル
が第１図における第２の波形整形回路５の基準電圧−ｖ
Ｒに達すると、第２の波形整形回路６の出力Ｂ４にパル
スが発生するため、制御パルスＣ５は低レベル一定とな
り、発振出力信号ム１、制御パルスＣ，，Ｃ２の関係は
、従来例と同様に第７図ム、Ｂの（＆）、　　（ｆ）、
　　（＋５）に示されるような関係に戻る。再度発振開
始後、発振部２１出力信号が充分なレベルに達するまで
の時間は第４図（ａ）　　ｔ２に示される。

本実施例によれば、以下のような利点が得られる。

０）発振周波数が切り換わったと同時に発振が停止した
場合に、これを検知し、ピーク・ホールド用コンデンサ
２６を瞬時に放電させ、サンプル・ホールド回路２７を
サンプル状態にすることにより、即座に出力制御回路３
７を発振出力レベルを高くするような動作をさせるよう
にしているので、発振停止後、再発振開始までの時間が
短縮できる。

（２）発振出力レベルが充分な値に達するまでは、積分
器３２の出カム７と第２の増幅器３１の出力Ａ５との混
合比が大きく、発振出力レベルが充分な値に達するとこ
の混合比を小さくするので、周波数切換時の応答時間が
速く、安定状態では低ひずみ率の発振信号を得ることが
できる。

発明の効果本発明は上記実施例より明らかなように、制御パルス発
生回路に、発振レベル検知回路を設け、発振レベルが小
さいときにこの検知回路が動作し、各時定数回路の時定
数を小さい方に切換え、発振レベルが充分な値になると
検知回路の動作が停止するという構成にしたので、安定
状態での発振信号のひずみ率を悪化させることなく、周
波数切換時の応答速度を早くすることができるという効
果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるＲＣ発振装置の要部
ブロック図、第２図は同装置の概略ブロック図、第３図
、第４図は同装置の動作説明図、第６図は従来のＲＣ発
振装置の要部ブロック図、第６図は同装置の概略ブロッ
ク図、第７図、第８図は同装置の動作説明図である。１・・・・・・波形整形回路、２，４・・・・・・単安
定マルチバイブレータ、５・・・・−・波形整形回路、
７，９・・・・・・単安定マルチバイブレータ、１２・
・・・・・制御部、２１・・・・・・発振部、２３・・
・・・・増幅器、２６・・・・・・スイッチ、２７・・
・・・・サンプル・ホールド回路、２９・・・・・・減
算器、３ｏ・・・・・・基準電圧源、３１・・・・・・
増幅器、３２・・・・・・積分器、３３・・・・・・ス
イッチ、３６・・・・・・加算器、３７・・・・・・出
力制御回路、３８・・・・・・制御パルス発生回路。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図（０）　　　ｖＬ　□ 第４図・ｄ・　　　　−一一−−−二Ｅニドぴ〒二＝ｌ−Ｉ−
一」［−−■−一」［−−１−一第５図第７図（ＡＩ第７図（３ン

Claims

【特許請求の範囲】

周波数設定手段により設定された周波数を発振する発振
部と、この発振部の出力レベルを入力し、遅延手段を有
する自動レベル制御を行なう出力制御回路と、上記発振
部の出力信号を入力し、上記周波数設定手段の設定変更
時の出力レベル変動を検出し、上記遅延手段の遅延を解
除する制御部とを備えたＲＣ発振装置。