JPS63878B2 - - Google Patents
Info
- Publication number
- JPS63878B2 JPS63878B2 JP55070580A JP7058080A JPS63878B2 JP S63878 B2 JPS63878 B2 JP S63878B2 JP 55070580 A JP55070580 A JP 55070580A JP 7058080 A JP7058080 A JP 7058080A JP S63878 B2 JPS63878 B2 JP S63878B2
- Authority
- JP
- Japan
- Prior art keywords
- bbd
- capacitor
- signal
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
- G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送素子（CTD）、例えばBBD
の切換回路に関する。
の切換回路に関する。
BBDは一般に第１図に示すように構成される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが抵抗器３を通じて接地され、コレクタが
電源端子４に接続される。このトランジスタ２の
エミツタが逆方向のダイオード５を通じてコンデ
ンサC0の一端に接続され、このコンデンサC0を
通じてクロツク端子６に接続される。またコンデ
ンサC0の一端がnpn形のトランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2〜Qo
（ｎは正の整数）のコレクタとエミツタとが順次
接続される。これらのトランジスタQ1〜Qo-1の
コレクタとベースとの間にそれぞれコンデンサ
C0〜Co-1が接続される。なお、コンデンサC1〜
Co-1の容量値は全てコンデンサC0に等しく、Ｃと
する。またトランジスタQoのコレクタが電源端
子４に接続される。さらにコンデンサCo-1のホツ
トエンド側がnpn形のトランジスタ９のベースに
接続され、このトランジスタ９のコレクタが電源
端子４に接続され、エミツタが抵抗器１０を通じ
て接地され、このエミツタから出力端子１１が導
出される。またサフイツクスが奇数のトランジス
タQ1，Q3……のベースがクロツク端子７を通じ
てクロツク信号発生回路８に接続され、サフイツ
クスが偶数のトランジスタQ2，Q4……のベース
がクロツク端子６を通じてクロツク信号発生回路
８に接続される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが抵抗器３を通じて接地され、コレクタが
電源端子４に接続される。このトランジスタ２の
エミツタが逆方向のダイオード５を通じてコンデ
ンサC0の一端に接続され、このコンデンサC0を
通じてクロツク端子６に接続される。またコンデ
ンサC0の一端がnpn形のトランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2〜Qo
（ｎは正の整数）のコレクタとエミツタとが順次
接続される。これらのトランジスタQ1〜Qo-1の
コレクタとベースとの間にそれぞれコンデンサ
C0〜Co-1が接続される。なお、コンデンサC1〜
Co-1の容量値は全てコンデンサC0に等しく、Ｃと
する。またトランジスタQoのコレクタが電源端
子４に接続される。さらにコンデンサCo-1のホツ
トエンド側がnpn形のトランジスタ９のベースに
接続され、このトランジスタ９のコレクタが電源
端子４に接続され、エミツタが抵抗器１０を通じ
て接地され、このエミツタから出力端子１１が導
出される。またサフイツクスが奇数のトランジス
タQ1，Q3……のベースがクロツク端子７を通じ
てクロツク信号発生回路８に接続され、サフイツ
クスが偶数のトランジスタQ2，Q4……のベース
がクロツク端子６を通じてクロツク信号発生回路
８に接続される。
そして、クロツク端子６，７には、それぞれ第
２図Ａ，Ｂに示すように、VDCとVDC＋VPの電位
を取り、デユーテイー比が50％で、互いに逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
２図Ａ，Ｂに示すように、VDCとVDC＋VPの電位
を取り、デユーテイー比が50％で、互いに逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
さらに入力端子１に供給される入力信号の電位
VSが、VDC＋VP≦VS≦VDC＋2VPの範囲とされる。
VSが、VDC＋VP≦VS≦VDC＋2VPの範囲とされる。
この装置において、初期状態では、コンデンサ
C0〜Co-1はすべて端子電圧がVPに充電されてい
る。また入力信号の電圧VSを直流成分VSDCと交
流成分VSACとに分けると、初期状態では交流成分
VSACのみ０になつている。
C0〜Co-1はすべて端子電圧がVPに充電されてい
る。また入力信号の電圧VSを直流成分VSDCと交
流成分VSACとに分けると、初期状態では交流成分
VSACのみ０になつている。
従つて初期状態において、サフイツクスが偶数
のコンデンサC0，C2……のホツトエンド側は、
第２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3……のホツトエンド側
は、第２図Ｄに示すように、信号φ1がVDC＋VPの
期間に、一旦VSDC−VPまで下がつた後にVDC＋VP
になり、信号φ2がVDC＋VPの期間に、一旦VDC＋
2VPまで上がつた後にVSDCになる。
のコンデンサC0，C2……のホツトエンド側は、
第２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3……のホツトエンド側
は、第２図Ｄに示すように、信号φ1がVDC＋VPの
期間に、一旦VSDC−VPまで下がつた後にVDC＋VP
になり、信号φ2がVDC＋VPの期間に、一旦VDC＋
2VPまで上がつた後にVSDCになる。
そして入力信号が供給された直後の最初の信号
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2……Co-1には変化はない。
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2……Co-1には変化はない。
次に、続く信号φ2がVDC＋VPの期間において、
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1−VPからVDC＋VPに変化
するので、コンデンサC1のホツトエンド側から
コンデンサC0のホツトエンド側への電荷の移動
は、 ｛（VDC＋VP）−（VS1−VP）｝Ｃ ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP−VS1）Ｃ ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。なおトラン
ジスタQ2がオフであるので、コンデンサC2，C3
……Co-1には変化はない。
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1−VPからVDC＋VPに変化
するので、コンデンサC1のホツトエンド側から
コンデンサC0のホツトエンド側への電荷の移動
は、 ｛（VDC＋VP）−（VS1−VP）｝Ｃ ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP−VS1）Ｃ ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。なおトラン
ジスタQ2がオフであるので、コンデンサC2，C3
……Co-1には変化はない。
さらに、次の信号φ1がVDC＋VPの期間におい
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VP）に充電され、コンデン
サC1はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VP）に充電され、コンデン
サC1はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
以上の動作がくり返えされて、信号は図面の左
から右へと、信号φ1，φ2に同期して移動される。
から右へと、信号φ1，φ2に同期して移動される。
このようなBBDにおいて、発生回路８は次の
ように構成される。すなわち図において、発振器
１００の両端に得られるデユーテイー比が50％で
互いに逆相の発振信号が差動接続されたnpn形の
トランジスタ１１，１２のベースにそれぞれ供給
される。これらのトランジスタ１１，１２のコレ
クタがそれぞれ抵抗値R1の抵抗器１３，１４を
通じて互いに接続され、さらに抵抗値R2の抵抗
器１５を通じて電源端子４に接続される。またト
ランジスタ１１，１２のエミツタが互いに接続さ
れ、この接続点が電流値I0の定電流源１６を通じ
て接地される。さらにトランジスタ１１のコレク
タがnpn形のトランジスタ１７のベースに接続さ
れ、このトランジスタ１７のコレクタが電源端子
４に接続され、エミツタが電流値I1の定電流源１
８を通じて接地されると共に、エミツタが駆動回
路を構成するコンプリメンタリーなトランジスタ
１９，２０のベースに接続される。またトランジ
スタ１２のコレクタがnpn形のトランジスタ２１
のベースに接続され、このトランジスタ２１のコ
レクタが電源端子４に接続され、エミツタが電流
値I1の定電流源２２を通じて接地されると共に、
エミツタが駆動回路を構成するコンプリメンタリ
ーなトランジスタ２３，２４のベースに接続され
る。さらにnpn形のトランジスタ１９，２３のコ
レクタが電源端子４に接続され、pnp形のトラン
ジスタ２０，２４のコレクタが接地される。そし
てトランジスタ１９，２０のエミツタの接続点が
端子６に接続され、トランジスタ２３，２４のエ
ミツタの接続点が端子７に接続される。
ように構成される。すなわち図において、発振器
１００の両端に得られるデユーテイー比が50％で
互いに逆相の発振信号が差動接続されたnpn形の
トランジスタ１１，１２のベースにそれぞれ供給
される。これらのトランジスタ１１，１２のコレ
クタがそれぞれ抵抗値R1の抵抗器１３，１４を
通じて互いに接続され、さらに抵抗値R2の抵抗
器１５を通じて電源端子４に接続される。またト
ランジスタ１１，１２のエミツタが互いに接続さ
れ、この接続点が電流値I0の定電流源１６を通じ
て接地される。さらにトランジスタ１１のコレク
タがnpn形のトランジスタ１７のベースに接続さ
れ、このトランジスタ１７のコレクタが電源端子
４に接続され、エミツタが電流値I1の定電流源１
８を通じて接地されると共に、エミツタが駆動回
路を構成するコンプリメンタリーなトランジスタ
１９，２０のベースに接続される。またトランジ
スタ１２のコレクタがnpn形のトランジスタ２１
のベースに接続され、このトランジスタ２１のコ
レクタが電源端子４に接続され、エミツタが電流
値I1の定電流源２２を通じて接地されると共に、
エミツタが駆動回路を構成するコンプリメンタリ
ーなトランジスタ２３，２４のベースに接続され
る。さらにnpn形のトランジスタ１９，２３のコ
レクタが電源端子４に接続され、pnp形のトラン
ジスタ２０，２４のコレクタが接地される。そし
てトランジスタ１９，２０のエミツタの接続点が
端子６に接続され、トランジスタ２３，２４のエ
ミツタの接続点が端子７に接続される。
この回路において、トランジスタ１１のベース
が低電位、トランジスタ１２のベースが高電位の
ときは、トランジスタ１７がオン、トランジスタ
２１がオフになる。このためトランジスタ１９，
２０のベースが高電位、トランジスタ２３，２４
のベースが低電位になり、トランジスタ１９，２
４がオンして、端子６に電流が供給されると共
に、端子７からの電流が接地される。
が低電位、トランジスタ１２のベースが高電位の
ときは、トランジスタ１７がオン、トランジスタ
２１がオフになる。このためトランジスタ１９，
２０のベースが高電位、トランジスタ２３，２４
のベースが低電位になり、トランジスタ１９，２
４がオンして、端子６に電流が供給されると共
に、端子７からの電流が接地される。
また逆の位相ではトランジスタ２０，２３がオ
ンして、端子６からの電流が接地され、端子７に
電流が供給される。
ンして、端子６からの電流が接地され、端子７に
電流が供給される。
従つて、この回路において、R1，I0の値を定め
ることにより、第２図Ａ，Ｂに示すような、デユ
ーテイ比が50％、振幅がR1・I0−2VBEで、互いに
逆極性のクロツク信号φ1，φ2が形成される。す
なわちトランジスタ１７，２１からVDC−VBEと
VDC＋VP＋VBEの電位を取る信号が出力されるこ
とにより、トランジスタ１９，２０及び２３，２
４からVDCとVDC＋VPの電位を取る信号φ1，φ2が
出力される。
ることにより、第２図Ａ，Ｂに示すような、デユ
ーテイ比が50％、振幅がR1・I0−2VBEで、互いに
逆極性のクロツク信号φ1，φ2が形成される。す
なわちトランジスタ１７，２１からVDC−VBEと
VDC＋VP＋VBEの電位を取る信号が出力されるこ
とにより、トランジスタ１９，２０及び２３，２
４からVDCとVDC＋VPの電位を取る信号φ1，φ2が
出力される。
そしてこのようなBBDを複数個設け、これら
からの信号を選択的に取り出す方法として、本願
出願人は先に次のような回路を提案した。
からの信号を選択的に取り出す方法として、本願
出願人は先に次のような回路を提案した。
すなわち第１図において、上述の回路をBBD1
とし、このBBD1の他にBBD2を設ける。この
BBD2において、BBD1の各素子に対応する素子
の符号にダツシユを付けて示す。なおｍは正の整
数である。
とし、このBBD1の他にBBD2を設ける。この
BBD2において、BBD1の各素子に対応する素子
の符号にダツシユを付けて示す。なおｍは正の整
数である。
そして、BBD1及びBBD2のそれぞれの終段の
トランジスタQo，Q′nのコレクタが互いに接続さ
れ、この接続点が後段のBBD3の初段のコンデン
サCb0のホツトエンド側に接続される。
トランジスタQo，Q′nのコレクタが互いに接続さ
れ、この接続点が後段のBBD3の初段のコンデン
サCb0のホツトエンド側に接続される。
またコンデンサCo-1，C′n-1のホツトエンド側
がそれぞれトランジスタ２５，２６を通じて電源
端子４に接続される。これらのトランジスタ２
５，２６のベースが、逆方向に連動するスイツチ
２７，２８の可動接点ａに接続される。そしてこ
れらのスイツチ２７，２８のそれぞれの固定接点
ｂ，ｃに、それぞれ制御電圧発生回路２９からの
高電位VH及び低電位VLの制御信号が供給される。
がそれぞれトランジスタ２５，２６を通じて電源
端子４に接続される。これらのトランジスタ２
５，２６のベースが、逆方向に連動するスイツチ
２７，２８の可動接点ａに接続される。そしてこ
れらのスイツチ２７，２８のそれぞれの固定接点
ｂ，ｃに、それぞれ制御電圧発生回路２９からの
高電位VH及び低電位VLの制御信号が供給される。
従つてこの回路において、スイツチ２７，２８
が図示の位置に切換られると、トランジスタ２５
のベースには低電位VLが供給され、トランジス
タ２５はオフになり、BBD1は通常の動作とな
る。このため信号φ1がVDC＋VPの期間に、コンデ
ンサCo-1を充電する電荷がコンデンサCb0から取
り出され、BBD1の信号がBBD3に供給される。
が図示の位置に切換られると、トランジスタ２５
のベースには低電位VLが供給され、トランジス
タ２５はオフになり、BBD1は通常の動作とな
る。このため信号φ1がVDC＋VPの期間に、コンデ
ンサCo-1を充電する電荷がコンデンサCb0から取
り出され、BBD1の信号がBBD3に供給される。
一方トランジスタ２６のベースには高電位VH
が供給され、トランジスタ２６はオンで、コンデ
ンサC′n-1のホツトエンド側には電源端子８から
の電圧が供給される。このためトランジスタQ′n
のエミツタ電位が電源電圧となり、信号φ1がVDC
＋VPの期間にこの電位がベースに供給されても、
トランジスタQ′nはオフのままで、BBD2の信号
はBBD3には供給されない。
が供給され、トランジスタ２６はオンで、コンデ
ンサC′n-1のホツトエンド側には電源端子８から
の電圧が供給される。このためトランジスタQ′n
のエミツタ電位が電源電圧となり、信号φ1がVDC
＋VPの期間にこの電位がベースに供給されても、
トランジスタQ′nはオフのままで、BBD2の信号
はBBD3には供給されない。
同様にしてスイツチ２７，２８が逆に切換られ
たときには、BBD2の信号がBBD3に供給され、
BBD1の信号は遮断される。
たときには、BBD2の信号がBBD3に供給され、
BBD1の信号は遮断される。
このようにして、BBD1，BBD2からの信号を
選択して取り出すことができる。
選択して取り出すことができる。
ところがこの回路において、例えばBBD1から
の信号がBBD3に転送されている期間にも、
BBD2には信号が転送されている。そしてこのよ
うな転送が行われていると、例えば信号φ2がVDC
＋VPの期間に、コンデンサC′3からコンデンサC′2
へ電荷が転送された場合に、端子７からコンデン
サC′3→トランジスタQ′3のコレクタ・エミツタ→
コンデンサC′2を通じて端子６に信号電流が流れ、
ここでクロツク信号発生回路８にはインピーダン
スが存在するので、このインピーダンスと上述の
信号電流によつてクロツク信号φ1の電位が変動
される。さらにこのようにクロツク信号φ1の電
位が変動されると、BBD3のトランジスタQb2，
Qb4……のベース電位が変動されることになり、
これによつてコンデンサCb2，Cb4……に蓄えられ
ている信号電荷が変調され、BBD2を流れる信号
がBBD3にクロストークされてしまう。
の信号がBBD3に転送されている期間にも、
BBD2には信号が転送されている。そしてこのよ
うな転送が行われていると、例えば信号φ2がVDC
＋VPの期間に、コンデンサC′3からコンデンサC′2
へ電荷が転送された場合に、端子７からコンデン
サC′3→トランジスタQ′3のコレクタ・エミツタ→
コンデンサC′2を通じて端子６に信号電流が流れ、
ここでクロツク信号発生回路８にはインピーダン
スが存在するので、このインピーダンスと上述の
信号電流によつてクロツク信号φ1の電位が変動
される。さらにこのようにクロツク信号φ1の電
位が変動されると、BBD3のトランジスタQb2，
Qb4……のベース電位が変動されることになり、
これによつてコンデンサCb2，Cb4……に蓄えられ
ている信号電荷が変調され、BBD2を流れる信号
がBBD3にクロストークされてしまう。
このようなクロストークは信号φ1がVDC＋VPの
期間にも同様に発生し、さらにBBD2からの信号
がBBD3に転送されている場合にも、BBD1の信
号がクロツク信号路を通じてBBD3にクロストー
クされてしまう。
期間にも同様に発生し、さらにBBD2からの信号
がBBD3に転送されている場合にも、BBD1の信
号がクロツク信号路を通じてBBD3にクロストー
クされてしまう。
このためこの回路のスイツチング特性が劣化し
てしまつていた。
てしまつていた。
本発明はこのような点にかんがみ、簡単な構成
でスイツチング特性を向上させようとするもので
ある。以下図面を参照しながら本発明の一実施例
について説明しよう。
でスイツチング特性を向上させようとするもので
ある。以下図面を参照しながら本発明の一実施例
について説明しよう。
第３図において、発生回路８を構成するトラン
ジスタ１７，２１の出力信号φ1′，φ2′がクロツク
信号路に供給される。そして各BBDの直前の部
分にそれぞれ駆動回路を構成するトランジスタ
〔１９1，２０1，２３1，２４1，１９2，２０2，２
３2，２４2，１９3，２０3，２３3，２４3〕が設
けられる。他は第１図と同様にされる。
ジスタ１７，２１の出力信号φ1′，φ2′がクロツク
信号路に供給される。そして各BBDの直前の部
分にそれぞれ駆動回路を構成するトランジスタ
〔１９1，２０1，２３1，２４1，１９2，２０2，２
３2，２４2，１９3，２０3，２３3，２４3〕が設
けられる。他は第１図と同様にされる。
すなわち、この回路において、BBD1，BBD2，
BBD3に供給されるクロツク信号路が分離され、
それぞれ各別に駆動回路が接続される。
BBD3に供給されるクロツク信号路が分離され、
それぞれ各別に駆動回路が接続される。
従つてこの回路においても、上述と同様スイツ
チ２７，２８が図示の位置のときはBBD1からの
信号がBBD3に転送され、逆に切換えられたとき
はBBD2からの信号がBBD3に転送される。
チ２７，２８が図示の位置のときはBBD1からの
信号がBBD3に転送され、逆に切換えられたとき
はBBD2からの信号がBBD3に転送される。
そしてこの回路において、例えばBBD2に接続
されたクロツク信号路を流れる信号電流は、トラ
ンジスタ１９2，２０2，２３2，２４2において
１／hfeに抑圧され、他のBBD1，BBD3へのクロス トークはほとんど無くなる。すなわち、例えば
hfe100のときには、クロストークは約40dB抑
圧される。同様にしてBBD1からBBD2，BBD3へ
のクロストークも抑圧される。
されたクロツク信号路を流れる信号電流は、トラ
ンジスタ１９2，２０2，２３2，２４2において
１／hfeに抑圧され、他のBBD1，BBD3へのクロス トークはほとんど無くなる。すなわち、例えば
hfe100のときには、クロストークは約40dB抑
圧される。同様にしてBBD1からBBD2，BBD3へ
のクロストークも抑圧される。
こうしてBBD1，BBD2を転送される信号を選
択して取り出すことができるわけであるが、本発
明によればクロツク信号路を通じた信号電流が大
幅に抑圧されるので、極めて良好なスイツチング
特性を得ることができる。また回路構成も駆動回
路を複数組設けるのみなので、極めて簡単であ
る。
択して取り出すことができるわけであるが、本発
明によればクロツク信号路を通じた信号電流が大
幅に抑圧されるので、極めて良好なスイツチング
特性を得ることができる。また回路構成も駆動回
路を複数組設けるのみなので、極めて簡単であ
る。
なお、本発明は、別の形式の切換回路あるいは
駆動回路にも適用できる。
駆動回路にも適用できる。
さらに第４図は本発明をFET型のBBDに適用
した場合を示す。図において、BBDは以下のよ
うに構成される。すなわち各FETX1，X2……の
ドレイン・ゲート間にコンデンサC1，C2……が
設けられ、FETX1，X2……のソース、ドレイン
が順次接続されると共に、FETX1，X2……のゲ
ートが一つおきにそれぞれ互いに接続され、偶数
番目のFETX2，X4……のゲートの接続点がクロ
ツク端子６に接続され、奇数番目のFET.X1，X3
……のゲートの接続点がクロツク端子７に接続さ
れ、さらに入力回路Ａと端子６との間にコンデン
サC0が接続される。
した場合を示す。図において、BBDは以下のよ
うに構成される。すなわち各FETX1，X2……の
ドレイン・ゲート間にコンデンサC1，C2……が
設けられ、FETX1，X2……のソース、ドレイン
が順次接続されると共に、FETX1，X2……のゲ
ートが一つおきにそれぞれ互いに接続され、偶数
番目のFETX2，X4……のゲートの接続点がクロ
ツク端子６に接続され、奇数番目のFET.X1，X3
……のゲートの接続点がクロツク端子７に接続さ
れ、さらに入力回路Ａと端子６との間にコンデン
サC0が接続される。
このようなBBDに対して、切換回路及び駆動
回路はエンハンスメント形のMOSFETで構成さ
れる。
回路はエンハンスメント形のMOSFETで構成さ
れる。
すなわち図において、第３図のnpn形のトラン
ジスタの代りにｎチヤンネルのFETが接続され、
pnp形のトランジスタの代りにｐチヤンネルの
FETが接続される。なお符号は第３図のものを
流用する。そして１９1，１９2，１９3と２０1，
２０2，２０3及び２３1，２３2，２３3と２４1，
２４2，２４3とはコンプリメンタリーにされる。
ジスタの代りにｎチヤンネルのFETが接続され、
pnp形のトランジスタの代りにｐチヤンネルの
FETが接続される。なお符号は第３図のものを
流用する。そして１９1，１９2，１９3と２０1，
２０2，２０3及び２３1，２３2，２３3と２４1，
２４2，２４3とはコンプリメンタリーにされる。
従つてこれらの回路においても、FET１９と
２０、２３と２４のゲートに供給される信号φ1″，
φ2″電位を、FET１９，２０，２３，２４の導通
時のゲート・ソース間電圧降下をVGSとして、
VDC−VGSとVDC＋VP＋VGSにすることにより、上
述と同様に信号の切換を行うことができる。
２０、２３と２４のゲートに供給される信号φ1″，
φ2″電位を、FET１９，２０，２３，２４の導通
時のゲート・ソース間電圧降下をVGSとして、
VDC−VGSとVDC＋VP＋VGSにすることにより、上
述と同様に信号の切換を行うことができる。
こうして本発明によれば、極めて簡単な構成で
良好なスイツチング特性を得ることができる。
良好なスイツチング特性を得ることができる。
なお本発明は上述したバイポーラ形あるいは
MOSFET形のBBDに限らず、ジヤンクシヨン
FET形のBBDあるいはCCDにも適用できる。
MOSFET形のBBDに限らず、ジヤンクシヨン
FET形のBBDあるいはCCDにも適用できる。
第１図、第２図は従来の装置の説明のための
図、第３図は本発明の一例の接続図、第４図は他
の例の接続図である。 １９1と２０1、２３1と２４1、１９2と２０2、
２３2と２４2、１９3と２０3、２３3と２４3はそ
れぞれコンプリメンタリーなトランジスタであ
る。
図、第３図は本発明の一例の接続図、第４図は他
の例の接続図である。 １９1と２０1、２３1と２４1、１９2と２０2、
２３2と２４2、１９3と２０3、２３3と２４3はそ
れぞれコンプリメンタリーなトランジスタであ
る。
Claims (1)
- １ 並列に設けられた複数の前段電荷転送素子の
出力を選択的に切換えて、後段の電荷転送素子に
直列に供給するようになす電荷転送素子の切換回
路で、上記複数の前段電荷転送素子及び上記後段
の電荷転送素子の各々に分離用の駆動回路を設
け、該駆動回路を介して共通のクロツク信号発生
回路からのクロツク信号を位相を変更せずに上記
各電荷転送素子に供給するようにしたことを特徴
とする電荷転送素子の切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7058080A JPS56165988A (en) | 1980-05-27 | 1980-05-27 | Switching circuit for charge transfer element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7058080A JPS56165988A (en) | 1980-05-27 | 1980-05-27 | Switching circuit for charge transfer element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56165988A JPS56165988A (en) | 1981-12-19 |
| JPS63878B2 true JPS63878B2 (ja) | 1988-01-08 |
Family
ID=13435626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7058080A Granted JPS56165988A (en) | 1980-05-27 | 1980-05-27 | Switching circuit for charge transfer element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56165988A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114231A (en) * | 1976-03-22 | 1977-09-24 | Matsushita Electric Ind Co Ltd | Driving device and its method for electric charge transition unit |
-
1980
- 1980-05-27 JP JP7058080A patent/JPS56165988A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56165988A (en) | 1981-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US5606491A (en) | Multiplying and inverting charge pump | |
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US5216295A (en) | Current mode logic circuits employing IGFETS | |
| EP0292148A2 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| US5397931A (en) | Voltage multiplier | |
| US4199806A (en) | CMOS Voltage multiplier | |
| EP0703667B1 (en) | An integrated control circuit with a level shifter for switching an electronic switch | |
| KR920009031B1 (ko) | 드라이버 회로 | |
| US4283639A (en) | Device for producing two clock pulse trains from a periodic signal of any waveform | |
| EP0239762A2 (en) | Buffer circuit | |
| US3932773A (en) | Control system for periodically energizing a capacitive load | |
| JPH0325091B2 (ja) | ||
| CN101110592A (zh) | 数字模拟转换器及其装置与方法 | |
| US20020186054A1 (en) | Sample and hold circuit | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| US5465069A (en) | Interface circuit and voltage-raising circuit including such a circuit | |
| JPS584492B2 (ja) | ダイナミツクブンシユウカイロ | |
| JPH0653757A (ja) | スイッチング可能な電流源回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US3900743A (en) | Charge amplifier | |
| US5113419A (en) | Digital shift register | |
| US5162673A (en) | Bi-CMOS logic circuit | |
| JPH0116051B2 (ja) | ||
| JPS61144928A (ja) | 論理一致ゲートおよびそれを用いた論理シーケンス回路 |