JPS638840A - 論理シミユレ−タ - Google Patents
論理シミユレ−タInfo
- Publication number
- JPS638840A JPS638840A JP61152453A JP15245386A JPS638840A JP S638840 A JPS638840 A JP S638840A JP 61152453 A JP61152453 A JP 61152453A JP 15245386 A JP15245386 A JP 15245386A JP S638840 A JPS638840 A JP S638840A
- Authority
- JP
- Japan
- Prior art keywords
- information
- output
- logic
- state
- logic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はイベント駆動方式の論理シミュレーションを高
速に実行する専用のシミュレータに関するものである。
速に実行する専用のシミュレータに関するものである。
従来の技術
従来の論理シミュレータは、アイイイイー デザインア
ンド テスト オプ コンピューターズ（ＩＥＥＥＤｅ
ｓｉｇｎ ＆ Ｔｅ５ｔ ｏｆ Ｃｏｍｐｕｔｅｒｓ）
、ｖｏｌｌ。
ンド テスト オプ コンピューターズ（ＩＥＥＥＤｅ
ｓｉｇｎ ＆ Ｔｅ５ｔ ｏｆ Ｃｏｍｐｕｔｅｒｓ）
、ｖｏｌｌ。
１ｆＦｚ３ 、 ｐｐ ２１ ３９ 、 Ａｕｑ、
１９８４に掲載の”Ａ ５ｕｒｖｅｙ ｏｆ Ｈａｒｄ
ｗａｒｅ Ａｃｃｅｌｅｒａｔｏｒｓ Ｕｓｅｄｉｎ
Ｃａｍｐｕｔｅｒ −Ａｉｄｅｄ Ｄｅｓｉｇｎ″′等
に記載されている。論理シミュレーションで実際の論理
回路と同じ動作状態を実現する場合、イベント駆動方式
が最も適しておシ、前記の文献に記載されているイベン
ト駆動方式の論理シミュレータもイベント駆動方式のア
ルゴリズムをハードウェア化した槽底を成している。尚
、イベント駆動方式のアルゴリズムについては、例えば
株式会社企画センター発行の「超ＬＳＩ設計」の第３章
に記載がある。
１９８４に掲載の”Ａ ５ｕｒｖｅｙ ｏｆ Ｈａｒｄ
ｗａｒｅ Ａｃｃｅｌｅｒａｔｏｒｓ Ｕｓｅｄｉｎ
Ｃａｍｐｕｔｅｒ −Ａｉｄｅｄ Ｄｅｓｉｇｎ″′等
に記載されている。論理シミュレーションで実際の論理
回路と同じ動作状態を実現する場合、イベント駆動方式
が最も適しておシ、前記の文献に記載されているイベン
ト駆動方式の論理シミュレータもイベント駆動方式のア
ルゴリズムをハードウェア化した槽底を成している。尚
、イベント駆動方式のアルゴリズムについては、例えば
株式会社企画センター発行の「超ＬＳＩ設計」の第３章
に記載がある。
このような従来のイベント駆動方式の論理シミュレータ
においてシミュレーションの高速化のために採られる手
法は、論理シミュレーションに係る処理をパイプライン
化するというものである。
においてシミュレーションの高速化のために採られる手
法は、論理シミュレーションに係る処理をパイプライン
化するというものである。
この際には、論理シミュレーションに係る処理の特性を
十分に把握し、パイプラインを最適化する必要がある。
十分に把握し、パイプラインを最適化する必要がある。
第２図は、前述のパイプライン化した論理シミュレータ
の一例全示した概略構成図であり、以下に述べるように
動作する。
の一例全示した概略構成図であり、以下に述べるように
動作する。
即ち、イベントは論理素子の出力の変化を示すものであ
り、時刻と出力の状態と論理素子の番号金偏え、スタッ
ク１に貯えられている。イベント読み出し手段２はスタ
ック１より所定の時刻のイベントを取シ出しゲート更新
手段４へ論理素子の番号と出力の状態を送る。これを受
けたゲート更新手段４は、論理素子の出力の状態等を備
えた素子テーブル３をアクセスして論理素子の出力の状
態全更新する。ファンアウト読み出し手段６は、論理素
子の接続情報等を貯えている接続テーブル５から、ゲー
ト更新手段４で更新された論理素子のファンアウトを読
み出し、論理素子の出力の状態とともに入力更新手段８
へ送る。入力更新手段２８は、論理素子の入力の状態等
の論理素子の出力を求めるために必要な情報を貯えたピ
ンテーブル７をアクセスし、ファンアウト読み出し手段
６から送られてきた情報に該当する論理素子の入力の状
態を更新する。また、入力の状態の更新された論理素子
の情報で、その出力の状態全求めるために必要なものを
キュー手段２９へ書き込む。３０は評価手段であシ、キ
ュー手段２９から論理素子の情報を取シ出し、必要があ
れば素子テーブル３やピンテーブル７から情報を取り出
し、論理素子の出力の状態を求める。スケジュール手段
１２は、評価手段３０で求められた論理素子の出力の状
態をもとに、イベントを作成しスタック１へ格納する。
り、時刻と出力の状態と論理素子の番号金偏え、スタッ
ク１に貯えられている。イベント読み出し手段２はスタ
ック１より所定の時刻のイベントを取シ出しゲート更新
手段４へ論理素子の番号と出力の状態を送る。これを受
けたゲート更新手段４は、論理素子の出力の状態等を備
えた素子テーブル３をアクセスして論理素子の出力の状
態全更新する。ファンアウト読み出し手段６は、論理素
子の接続情報等を貯えている接続テーブル５から、ゲー
ト更新手段４で更新された論理素子のファンアウトを読
み出し、論理素子の出力の状態とともに入力更新手段８
へ送る。入力更新手段２８は、論理素子の入力の状態等
の論理素子の出力を求めるために必要な情報を貯えたピ
ンテーブル７をアクセスし、ファンアウト読み出し手段
６から送られてきた情報に該当する論理素子の入力の状
態を更新する。また、入力の状態の更新された論理素子
の情報で、その出力の状態全求めるために必要なものを
キュー手段２９へ書き込む。３０は評価手段であシ、キ
ュー手段２９から論理素子の情報を取シ出し、必要があ
れば素子テーブル３やピンテーブル７から情報を取り出
し、論理素子の出力の状態を求める。スケジュール手段
１２は、評価手段３０で求められた論理素子の出力の状
態をもとに、イベントを作成しスタック１へ格納する。
さて、論理素子の出力の状態を評価手段３０で求める場
合、全ての入力の状態が確定しなければ出力の状態を求
めることのできない論理素子と、必ずしも全ての入力の
状態が確定していなくても出力の状態を求めることので
きる論理素子とがある。
合、全ての入力の状態が確定しなければ出力の状態を求
めることのできない論理素子と、必ずしも全ての入力の
状態が確定していなくても出力の状態を求めることので
きる論理素子とがある。
第３図は全ての入力の状態が確定しなければ出力の状態
を求めることのできない論理素子の一例として、Ｄフリ
ップフロップを示したものである。
を求めることのできない論理素子の一例として、Ｄフリ
ップフロップを示したものである。
今、ＱおよびＤがいずれもＯｊであシ、ＤおよびＧＫが
０”からパ１″へ同時に立ち上がる場合、ＣＫよりもＤ
の状態が先に確定する必要があるとすれば第３図Φ）の
ように動作する。
０”からパ１″へ同時に立ち上がる場合、ＣＫよりもＤ
の状態が先に確定する必要があるとすれば第３図Φ）の
ように動作する。
さて、第２図入力更新手段２８によってＤの状態が先に
更新され、念たちに出力が求められた場合、第３図（Ｃ
）のごとく動作し、逆に、ＣＫの状態が先に更新された
場合、第３図（ｄ）のごとく動作する。このように、Ｄ
およびＣＫの両方が更新されり後でないとＤフリップフ
ロップの出力Ｑの状態を正確に求めることはできない。
更新され、念たちに出力が求められた場合、第３図（Ｃ
）のごとく動作し、逆に、ＣＫの状態が先に更新された
場合、第３図（ｄ）のごとく動作する。このように、Ｄ
およびＣＫの両方が更新されり後でないとＤフリップフ
ロップの出力Ｑの状態を正確に求めることはできない。
第４図は、必ずしも全ての入力の状態が確定しなくても
出力の状態を求めることのできる論理素子の一例として
ＡＮＤ回路を示したものである。
出力の状態を求めることのできる論理素子の一例として
ＡＮＤ回路を示したものである。
今、Ａが′１”から°ＯＭへＢが”０＃から１″へ同時
に変化した場合、第４図（ｂ）に示すように出力ＹＦｉ
変化せず０”である。また、第４図（Ｃ）に示すように
入力Ａの立ち下がシの後出力Ｙを求め、さらに入力Ｂの
立ち上がシの後出力Ｙを再度求めても、Ｙは変化せず”
０″である。
に変化した場合、第４図（ｂ）に示すように出力ＹＦｉ
変化せず０”である。また、第４図（Ｃ）に示すように
入力Ａの立ち下がシの後出力Ｙを求め、さらに入力Ｂの
立ち上がシの後出力Ｙを再度求めても、Ｙは変化せず”
０″である。
入力Ｂの立ち上がりが先に処理される場合は、第４図（
ｄ）の矢印（イ）で示される出力Ｙの立ち上がシが求め
られる。しかし、入力Ａの立ち下がシにより、矢印（ロ
）で示される出力Ｙの立ち下がりが求められ、最終的に
は出力Ｙは変化せず“０″である。
ｄ）の矢印（イ）で示される出力Ｙの立ち上がシが求め
られる。しかし、入力Ａの立ち下がシにより、矢印（ロ
）で示される出力Ｙの立ち下がりが求められ、最終的に
は出力Ｙは変化せず“０″である。
さて、第２図に示した論理シミュレータにおいては、前
述した全ての入力の状態が確定しなければ出力の状態を
求めることのできない論理素子の出力を求めるため、そ
の情報がキュー手段２９にある場合、イベント取り出し
手段２とゲート更新手段４とファンアウト読み出し手段
６と入力更新手段２８とにおける処理が完了するまで評
価手段３０はその動作を行なうことができない。従って
、第２図に示した論理シミュレータは、パイプラインを
最適に構成しても、パイプライン動作が円滑に行なわれ
ない。
述した全ての入力の状態が確定しなければ出力の状態を
求めることのできない論理素子の出力を求めるため、そ
の情報がキュー手段２９にある場合、イベント取り出し
手段２とゲート更新手段４とファンアウト読み出し手段
６と入力更新手段２８とにおける処理が完了するまで評
価手段３０はその動作を行なうことができない。従って
、第２図に示した論理シミュレータは、パイプラインを
最適に構成しても、パイプライン動作が円滑に行なわれ
ない。
発明が解決しようとする問題点
以上に述べたように、従来の論理シミュレータにおいて
は、パイプラインの動作が円滑でなく、処理が中断する
問題点を有している。本発明は係る問題点を確決すべく
、なされたものである。
は、パイプラインの動作が円滑でなく、処理が中断する
問題点を有している。本発明は係る問題点を確決すべく
、なされたものである。
問題点を解決するための手段
このために、本発明に係る論理シミュレータは、以下に
述べる構成を有している。即ち、論理素子の出力の変化
をイベントどして貯えるスタックと、これより特定の時
刻の ゛ イベントを取シ出すイベント読
み出し手段と、論理素子の出力状態等を情報として備え
た素子テーブルと、前記のイベント読み出し手段によっ
て前記のスタックより取り出されたイベントに基づき、
前記の素子テーブルの情報を変更するゲート更新手段と
、論理素子の接続状態を情報として備えた接続テーブル
と、前記のゲート更新手段によって情報の変更された論
理素子の出力先論理素子を前記の接続テーブルより読み
出すファンアウト読み出し手段と、論理素子の入力状態
等を情報として備えたピンテーブルと、前記のピンテー
ブルの前記のファンアウト読み出し手段によって前記の
接続テーブルより読み出された出力先論理素子の情報を
変更する入力更新手段と、前記の入力更新手段によって
情報の更新された論理素子の情報を一時貯えておく複数
のキュー手段と、前記の複数のキュー手段・より取シ出
された論理素子の情報からその出力を求めるゲート評価
手段と、前記のゲート評価手段によって求められた論理
素子の出力に基づいてイベントを作放し、前記のスタッ
クにイベントを書き込むスケジュール手段とを備える。
述べる構成を有している。即ち、論理素子の出力の変化
をイベントどして貯えるスタックと、これより特定の時
刻の ゛ イベントを取シ出すイベント読
み出し手段と、論理素子の出力状態等を情報として備え
た素子テーブルと、前記のイベント読み出し手段によっ
て前記のスタックより取り出されたイベントに基づき、
前記の素子テーブルの情報を変更するゲート更新手段と
、論理素子の接続状態を情報として備えた接続テーブル
と、前記のゲート更新手段によって情報の変更された論
理素子の出力先論理素子を前記の接続テーブルより読み
出すファンアウト読み出し手段と、論理素子の入力状態
等を情報として備えたピンテーブルと、前記のピンテー
ブルの前記のファンアウト読み出し手段によって前記の
接続テーブルより読み出された出力先論理素子の情報を
変更する入力更新手段と、前記の入力更新手段によって
情報の更新された論理素子の情報を一時貯えておく複数
のキュー手段と、前記の複数のキュー手段・より取シ出
された論理素子の情報からその出力を求めるゲート評価
手段と、前記のゲート評価手段によって求められた論理
素子の出力に基づいてイベントを作放し、前記のスタッ
クにイベントを書き込むスケジュール手段とを備える。
作 用
前述した本発明に係る論理シミュレータの構成において
、各構成要素は各々独立した機能を有し、互いに干渉を
受けない。例えば、イベント読み出し手段はスタックイ
ベントを取シ出してゲート更新手段へ通知すればよく、
ゲート更新手段は受は取ったイベントをもとに論理素子
の状態を更新すればよい。これらの手段は独立してしか
も並行して各々の持つ機能を発揮すればよい。このよう
にして各手段が動作するために各手段の縦続接続で構成
されるパイプラインは最適な状態となる。ま之、キュー
手段を複数備えることで、パイプラインの円滑な動作を
可能とする。即ち、出力の状態を求めるために全ての入
力の状態が確定する必要のある論理素子の情報を貯える
キュー手段と、これ以外の論理素子の情報を貯えるキュ
ー手段とを備えることにより、まず全ての入力の状態か
確定する必要のない論理素子の出力を求め、しかる後に
全ての入力の状態が確定する必要のある論理素子の出力
を求めることができ、パイプライン動作が中断しない。
、各構成要素は各々独立した機能を有し、互いに干渉を
受けない。例えば、イベント読み出し手段はスタックイ
ベントを取シ出してゲート更新手段へ通知すればよく、
ゲート更新手段は受は取ったイベントをもとに論理素子
の状態を更新すればよい。これらの手段は独立してしか
も並行して各々の持つ機能を発揮すればよい。このよう
にして各手段が動作するために各手段の縦続接続で構成
されるパイプラインは最適な状態となる。ま之、キュー
手段を複数備えることで、パイプラインの円滑な動作を
可能とする。即ち、出力の状態を求めるために全ての入
力の状態が確定する必要のある論理素子の情報を貯える
キュー手段と、これ以外の論理素子の情報を貯えるキュ
ー手段とを備えることにより、まず全ての入力の状態か
確定する必要のない論理素子の出力を求め、しかる後に
全ての入力の状態が確定する必要のある論理素子の出力
を求めることができ、パイプライン動作が中断しない。
実施例
第１図に本発明に係る論理シミュレータの実施例を示す
。ここで９は全ての入力の状態が確定しなくても出力の
状態を求めることができる論理素子の情報を貯えるキュ
ー手段Ｆであり、１ｏは全ての入力の状態の確定を必要
とする論理素子の情報を貯えるキュー手段Ｗである。ま
た、１１は評価手段であり、キュー手段Ｆ９の情報を先
に取り出し、全ての入力の状態の確定を必要としない論
理素子に係る処理を完了した後、キュー手段Ｗ１０の情
報を取り出す。まだ、８は入力更新手段であり、入力の
更新された論理素子がその出力を求めるために全ての入
力の状態の確定を必要としなければキュー手段Ｆ９へそ
の論理素子の情報を書き込み、キュー手段Ｆ９が動作中
で書き込みができない状態であったり、全ての入力の状
態の確定を必要とする論理素子の情報を書き込む場合は
、それをキュー手段Ｗ１０へ書き込む。尚、第２図に示
した論理シミュレータと同じ機能の構成要素には同一の
番号を付した。
。ここで９は全ての入力の状態が確定しなくても出力の
状態を求めることができる論理素子の情報を貯えるキュ
ー手段Ｆであり、１ｏは全ての入力の状態の確定を必要
とする論理素子の情報を貯えるキュー手段Ｗである。ま
た、１１は評価手段であり、キュー手段Ｆ９の情報を先
に取り出し、全ての入力の状態の確定を必要としない論
理素子に係る処理を完了した後、キュー手段Ｗ１０の情
報を取り出す。まだ、８は入力更新手段であり、入力の
更新された論理素子がその出力を求めるために全ての入
力の状態の確定を必要としなければキュー手段Ｆ９へそ
の論理素子の情報を書き込み、キュー手段Ｆ９が動作中
で書き込みができない状態であったり、全ての入力の状
態の確定を必要とする論理素子の情報を書き込む場合は
、それをキュー手段Ｗ１０へ書き込む。尚、第２図に示
した論理シミュレータと同じ機能の構成要素には同一の
番号を付した。
さて、第１図に示した本発明に係る論理シミュレータに
おいては、入力更新手段８で入力状態の更新された論理
素子の情報を、その出力の状態を求めるために全ての入
力の状態の確定を必要とするか否かで、情報を書き込む
キュー手段を切シ替える。
おいては、入力更新手段８で入力状態の更新された論理
素子の情報を、その出力の状態を求めるために全ての入
力の状態の確定を必要とするか否かで、情報を書き込む
キュー手段を切シ替える。
キュー手段Ｆ９は、前述したように全ての入力の状態の
確定を要さない論理素子の情報を書き込むものであり、
論理素子の出力を求めるために必要な情報を全て書き込
む。キュー手段Ｆ１ｏは、前述したようにキュー手段Ｆ
９が動作中で書き込みができない状態であったり、論理
素子がその出力の状態を求めるのに全ての入力の状態の
確定を要する場合に情報を１き込むものであり、論理素
子の素子番号が書き込まれる。
確定を要さない論理素子の情報を書き込むものであり、
論理素子の出力を求めるために必要な情報を全て書き込
む。キュー手段Ｆ１ｏは、前述したようにキュー手段Ｆ
９が動作中で書き込みができない状態であったり、論理
素子がその出力の状態を求めるのに全ての入力の状態の
確定を要する場合に情報を１き込むものであり、論理素
子の素子番号が書き込まれる。
評価手段１１は、前述したようにキュー手段Ｆ９の情報
を先に取り出して、論理素子の出力の状態を求めてスケ
ジュール手段１２へ送る０出力の状態を求めるために全
ての入力の状態の確定を要しない論理素子の処理を完了
した後、キュー手段Ｗ１０より情報を取り出す。この場
合キュー手段Ｗ１ｏには論理素子の素子番号しか書き込
まれていないので、論理素子の出力を求めるのに必要な
情報をピンテーブル７より読み出す。この時入力更新手
段８は全ての処理を完了しているためピンテーブル７の
アクセスの競合は発生しない。
を先に取り出して、論理素子の出力の状態を求めてスケ
ジュール手段１２へ送る０出力の状態を求めるために全
ての入力の状態の確定を要しない論理素子の処理を完了
した後、キュー手段Ｗ１０より情報を取り出す。この場
合キュー手段Ｗ１ｏには論理素子の素子番号しか書き込
まれていないので、論理素子の出力を求めるのに必要な
情報をピンテーブル７より読み出す。この時入力更新手
段８は全ての処理を完了しているためピンテーブル７の
アクセスの競合は発生しない。
さて、論理シミュレーションが開始された後、入力更新
手段８で入力の状態が更新された論理素子が、その全て
の入力の状態が確定しなくても出力の状態が求められる
論理素子の場合、その出力を求めるために必要な情報を
キュー手段Ｆ９へ書き込む。この情報はただちに評価手
段１１により読み出され出力の状態が求められる。従っ
て、全ての入力の状態が確定しないと出力の状態が求め
られない論理素子の処理が発生してもパイプライン動作
が中断されることはない。
手段８で入力の状態が更新された論理素子が、その全て
の入力の状態が確定しなくても出力の状態が求められる
論理素子の場合、その出力を求めるために必要な情報を
キュー手段Ｆ９へ書き込む。この情報はただちに評価手
段１１により読み出され出力の状態が求められる。従っ
て、全ての入力の状態が確定しないと出力の状態が求め
られない論理素子の処理が発生してもパイプライン動作
が中断されることはない。
発明の効果
以上述べてきたように、本発明に係る論理シミュレータ
はパイプラインの動作を中断することなく円滑に行わし
め・″イブラインの最適化と併せてその性能を最大限に
発揮せしめる効果を有する０
はパイプラインの動作を中断することなく円滑に行わし
め・″イブラインの最適化と併せてその性能を最大限に
発揮せしめる効果を有する０
第１図は本発明に係る論理シミュレータの構成を示した
概略構成図、第２図は従来の論理シミュレータの構成を
示した概略構成図である。また、第３図および第４図は
それぞれＤフリップフロップおよびＡＮＤ回路の動作の
論理シミュレーションの処理に対する依存性を説明した
タイミング図である。 １・・・・・・スタック、２・・・・・・イベント読み
出し手段、３・・・・・・素子テーブル、４・・・・・
・ゲート更新手段、６・・・・・・接続テーブル、６・
・・・ファンアウト読み出し手段、７・・・・・ピンテ
ーブル、８・・・・・・入力更新手段、９・・・・キュ
ー手段Ｆ、１０・・・・・・キュー手段Ｗ、１１評価手
段、１２・・・・スケジュール手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 （１）） ＣＫ−一」−ｍ− Ｑ□ 第４図 メ 巳 ｄ） −
概略構成図、第２図は従来の論理シミュレータの構成を
示した概略構成図である。また、第３図および第４図は
それぞれＤフリップフロップおよびＡＮＤ回路の動作の
論理シミュレーションの処理に対する依存性を説明した
タイミング図である。 １・・・・・・スタック、２・・・・・・イベント読み
出し手段、３・・・・・・素子テーブル、４・・・・・
・ゲート更新手段、６・・・・・・接続テーブル、６・
・・・ファンアウト読み出し手段、７・・・・・ピンテ
ーブル、８・・・・・・入力更新手段、９・・・・キュ
ー手段Ｆ、１０・・・・・・キュー手段Ｗ、１１評価手
段、１２・・・・スケジュール手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 （１）） ＣＫ−一」−ｍ− Ｑ□ 第４図 メ 巳 ｄ） −
Claims (1)
- 論理素子の出力の変化をイベントとして貯えるスタック
と、これより特定の時刻のイベントを取り出すイベント
読み出し手段と、論理素子の出力状態等を情報として備
えた素子テーブルと、前記のイベント読み出し手段によ
って前記のスタックより取り出されたイベントに基づき
、前記の素子テーブルの情報を変更するゲート更新手段
と、論理素子の接続状態を情報として備えた接続テーブ
ルと、前記のゲート更新手段によって情報の変更された
論理素子の出力先論理素子を前記の接続テーブルより読
み出すファンアウト読み出し手段と、論理素子の入力状
態等を情報として備えたピンテーブルと、前記のピンテ
ーブルの前記のファンアウト読み出し手段によって前記
の接続テーブルより読み出された出力先論理素子の情報
を変更する入力更新手段と、前記の入力更新手段によっ
て情報の更新された論理素子の情報を一時貯えておく複
数のキュー手段と、前記の複数のキュー手段より取り出
された論理素子の情報からその出力を求めるゲート評価
手段と、前記のゲート評価手段によって求められた論理
素子の出力に基づいてイベントを作成し、前記のスタッ
クにイベントを書き込むスケジュール手段とを備えた論
理シミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152453A JPS638840A (ja) | 1986-06-27 | 1986-06-27 | 論理シミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61152453A JPS638840A (ja) | 1986-06-27 | 1986-06-27 | 論理シミユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS638840A true JPS638840A (ja) | 1988-01-14 |
Family
ID=15540850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61152453A Pending JPS638840A (ja) | 1986-06-27 | 1986-06-27 | 論理シミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS638840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08503303A (ja) * | 1993-05-28 | 1996-04-09 | クランフィールド バイオテクノロジー リミテッド | 電気化学的金属分析 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193674U (ja) * | 1981-06-05 | 1982-12-08 |
-
1986
- 1986-06-27 JP JP61152453A patent/JPS638840A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193674U (ja) * | 1981-06-05 | 1982-12-08 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08503303A (ja) * | 1993-05-28 | 1996-04-09 | クランフィールド バイオテクノロジー リミテッド | 電気化学的金属分析 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10061883B2 (en) | Reciprocal quantum logic (RQL) circuit synthesis | |
| KR20190131557A (ko) | 가변 레벨 병렬화를 사용하여 데이터 처리 동작을 수행하기 위한 시스템 및 방법 | |
| US20140047218A1 (en) | Multi-stage register renaming using dependency removal | |
| US10204201B1 (en) | Methods, systems, and articles of manufacture for verifying an electronic design using hierarchical clock domain crossing verification techniques | |
| US20200042321A1 (en) | Low power back-to-back wake up and issue for paired issue queue in a microprocessor | |
| US20020010899A1 (en) | Digital circuit layout techniques | |
| US5706473A (en) | Computer model of a finite state machine having inputs, outputs, delayed inputs and delayed outputs | |
| JPS638840A (ja) | 論理シミユレ−タ | |
| US20070130549A1 (en) | Clock-gating through data independent logic | |
| JPWO2012090281A1 (ja) | データ処理装置 | |
| JP2638613B2 (ja) | プログラマブル アクセラレータ及びその方法 | |
| US11188696B1 (en) | Method, system, and product for deferred merge based method for graph based analysis pessimism reduction | |
| JP2951355B2 (ja) | 論理シミュレーション装置 | |
| US6339835B1 (en) | Pseudo-anding in dynamic logic circuits | |
| US20030014474A1 (en) | Alternate zero overhead task change circuit | |
| JPS62262152A (ja) | 論理シミユレ−タ | |
| KR20240037157A (ko) | 복합 함수 로직 셀 및 이를 제공하는 방법 | |
| JPS63278150A (ja) | 論理シミュレ−ション装置 | |
| JPS63143635A (ja) | 論理シミユレ−タ | |
| JPH05143667A (ja) | 論理シミユレーシヨン方式 | |
| US6948139B2 (en) | Method for combining states | |
| JPH01233631A (ja) | 論理シミュレーション方法と論理シミュレーション装置 | |
| JPS60173484A (ja) | 論理シミユレ−シヨン方式 | |
| US7653673B1 (en) | Efficient method for identifying few largest differences from a list of numbers | |
| JP2021117536A (ja) | 処理ユニット及び処理システム |