JPS639423B2 - - Google Patents

Info

Publication number
JPS639423B2
JPS639423B2 JP7779086A JP7779086A JPS639423B2 JP S639423 B2 JPS639423 B2 JP S639423B2 JP 7779086 A JP7779086 A JP 7779086A JP 7779086 A JP7779086 A JP 7779086A JP S639423 B2 JPS639423 B2 JP S639423B2
Authority
JP
Japan
Prior art keywords
white level
level
value
white
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7779086A
Other languages
English (en)
Other versions
JPS61234172A (ja
Inventor
Norio Kanemitsu
Yasuhiko Yogoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7779086A priority Critical patent/JPS61234172A/ja
Publication of JPS61234172A publication Critical patent/JPS61234172A/ja
Publication of JPS639423B2 publication Critical patent/JPS639423B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は、白レベル・ホロワ回路、特に例え
ば、ドキユメントの白地に対応する白レベルを監
視してドキユメントを走査した入力ビデオ信号中
の図形の階調を抽出する如き図形処理システムに
おける白レベル・ホロワ回路において、白レベ
ル・メモリに格納されている白レベル値にくらべ
て上記入力ビデオ信号の信号レベルが極端に大と
なる場合に上記白レベル・メモリの内容を大幅ス
テツプでアツプするようにして白レベル・ホロー
を開始した直後の不安定性を解除するようにし、
また比較的薄く書かれた文字の非所望な線切れな
どをなくするという問題とドキユメントの白地に
追従するという問題との背反問題を解決するよう
にしている。
図形処理システムなどにおいては、図形を走査
した入力ビデオ信号からドキユメントの白地に対
応する白レベルを監視し、入力ビデオ信号中の図
形の階調を抽出することが行なわれる。このため
に、上記入力ビデオ信号から上記白レベルを監視
する白レベル・ホロワ回路が用意される。そして
該白レベル・ホロワ回路によつて、(i)入力ビデオ
信号の信号レベルが白レベル・メモリから読出さ
れた白レベルに対して所定の範囲内にあるとき、
上記白レベル・メモリの内容を入力ビデオ信号の
信号レベルによつて更新してゆき、(ii)入力ビデオ
信号の信号レベルが上記読出された白レベルに対
して所定m%減以下に低下したときには、当該入
力ビデオ信号の信号レベルが図形に対応するもの
とみて、上記白レベル・メモリの内容を更新せず
にそのまま保持する(クランプ)処理を行なうこ
とが考慮された。
しかし、該白レベル・ホロワ回路を用いる場合
では、ドキユメントが挿置されてから上記白レベ
ル・メモリの内容が上記ドキユメントの白地に正
しく追従する値になるまでの間に、約90スキヤン
(ドキユメント上で約1cm)を必要とする。この
ためにドキユメント上の第1行目の読取りを行な
うまでに上記90スキヤン分を必要とする。換言す
ると、ドキユメント上で約1cmの余白をとつて第
1行目を記述することが必要となり、例えば帳票
をレイアウトするに当つての規格が厳しくなりす
ぎる難点がある。
また上記クランプ処理を行なうレベル(以下ク
ランプ・レベルという)を低く選定しすぎると即
ち上記mの値を大きく選定しすぎると(例えば5
%以上)、白レベル・ホロワ回路がドキユメント
の白地によりよく追従できるけれども、比較的薄
く書かれた文字でもドキユメントの白地とみなし
て非所望な線切れを生じ易くなる。また白地から
文字ストロークに移行してゆく際には、一般にド
ツトの階調が白レベルから徐々に黒レベルに進ん
でゆく形となるが、白レベル・ホロワ回路がこの
状態に非所望に追従してゆき白レベル・メモリに
格納される白レベルが非所望に低下(灰色のもの
が白レベルされるようになる)してゆく。この問
題を解決するには、上記クランプ・レベルを高く
即ち上記mの値を小さく選定し(例えば3%程
度)、白レベル・メモリから読出された白レベル
よりも僅かでも低いレベルが入力されるとそれを
文字とみるようにすることが望まれる。しかし、
このようにすると、ドキユメントの白地が徐々に
灰色になつているような場合を考えると、ドキユ
メントの白地の低下にも拘らず文字とみられてク
ランプされることとなり、ドキユメントの白地が
低下してしまつているのに白レベル・メモリから
読出される白レベルは高い値のままに残され、白
レベル・ホロワ回路の白レベル・ホロー機能が失
なわれることとなりかねない。
本発明は上記の点を解決することを目的として
おり、本発明の白レベル・ホロワ回路は、入力ビ
デオ信号に含まれる白レベル値を格納する白レベ
ル・メモリと、当該白レベル・メモリの内容を現
に入力された入力ビデオ信号中の白レベルに対応
して追従せしめるべく変更する白レベル追従ロジ
ツクとをそなえ、上記現に入力される入力ビデオ
信号中の白レベルを判別してゆく白レベル・ホロ
ワ回路において、上記白レベル・メモリから読出
された白レベル値よりもn%増した値を閾値に選
んだ第1の基準と、上記白レベル・メモリから読
出された白レベル値と実質的に同一の値を閾値に
選んだ第2の基準と、上記白レベル・メモリから
読出された白レベル値よりもm%減した値を閾値
に選んだ第3の基準とを用意すると共に、上記現
に入力された入力ビデオ信号の信号レベルと上記
各基準とを比較する比較手段と、該比較手段の出
力が前記第1の基準と第2の基準との間の値であ
る場合上記白レベル・メモリの内容をβ%アツプ
する第2の指示モードと、前記第2の基準と第3
の基準との間の値である場合上記白レベル・メモ
リの内容をγ%ダウンする第3の指示モードと、
前記第3の基準より小さい値であることを示す場
合上記白レベル・メモリの内容を実質的に不変に
保つ第4の指示モードとを上記白レベル追従ロジ
ツクに対して発するアツプ/ダウン・ロジツクと
を有すると共に、該アツプ/ダウン・ロジツクは
予め定められた期間毎に有効にされ、上記第4の
指示モードを上記第3の指示モードにすり替えて
出力する手段を備えて成ることを特徴としてい
る。以下図面を参照しつつ説明する。
第1図は白レベル・ホロワ回路が使用される態
様を説明する説明図、第2図A,Bは本発明の白
レベル・ホロワ回路による動作態様を説明する説
明図、第3図は本発明の一実施例構成を示す。
第1図において、1はドキユメント、2はドキ
ユメント上に記述されている文字、3はスキヤ
ン・ライン、4は白レベル・ホロワ回路が座標x
に対応して白レベルを監視してゆく仮想的な監視
ラインを表わしている。
ドキユメント1はスキヤン・ライン3の如く走
査され、当該走査によつて得られた入力ビデオ信
号にもとづいて上記文字2などを抽出してゆく。
このとき、座標xをもつ上記監視ライン4上のド
ツトの階調を抽出するに当つては、当該監視ライ
ン4上の白地に対応する白レベルを判定し、当該
白レベルを基準として上記階調を決定するように
される。
第2図A,Bは本発明の白レベル・ホロワ回路
による動作状態を説明する説明図を示している。
白レベル・ホロワ回路による白レベル・ホローが
第2図A図示スタート点から開始されるものとし
て、上記座標xに対応する監視ライン4上のビデ
オ信号が図示Vの如く変化するものとするとき、
白レベル・ホロワ回路はドキユメントの白地に対
応する白レベル値が図示Wの如く追従してゆくよ
うにされる。そして、第2図A図示レベルBある
いは第2図B図示レベルBの如く、図形に対応す
る黒ドツトが現われた場合には、上記白レベル値
Wは上記レベルBに追従せず、白レベル値Wを基
準として上記レベルBの信号レベルを調べて当該
黒ドツトの階調を判定するようにされる。
しかし、本明細書冒頭に述べた白レベル・ホロ
ワ回路の場合には、第2図A図示点線W′の如く
白レベル値が追従し、入力ビデオ信号に含まれる
白レベルを正しく代表するに至るまでに、第1図
図示スキヤン・ライン3で数えて約90スキヤン・
ラインを必要としていたと考えてよい。また上記
白レベル・ホロワ回路の場合には、上述の如く薄
く書かれた文字に対する線切れをなくすべくクラ
ンプ・レベルを高めると、第2図B図示のレベル
Cの如くドキユメントの白地が徐々に灰色方向に
進んでゆき、上記クランプ処理の状態が例えば続
いて生じるようなときに、図示点線W′の如く先
の白レベル値がクランプされたままの形となり、
このクランプ状態を解消してゆく手段が存在しな
いものであつた。これに対して、本発明の場合に
は、図示1点鎖線Wの如くクランプされた白レベ
ル値をだんだんと解消するようにしている。
第3図は本発明の一実施例構成を示し、図中の
符号5は白レベル・メモリ、6は白レベル追従ロ
ジツク、7はD/A変換回路、8−1ないし8−
3は夫々比較回路、9はスキヤン・カウンタであ
つて第1図図示のスキヤン・ライン3の個数をカ
ウントして例えば16カウント毎に1スキヤン期間
に論理「1」を出力するもの、10はアツプ/ダ
ウン・ロジツク、R1ないしR4は夫々抵抗、11
は入力レベル判定回路部、12−1ないし12−
4は夫々比較回路であつて入力レベルを決定する
もの、R5,R6,R7は抵抗、a′,b′,c′,d′は夫々
決定されたレベル信号を表わしている。
第1図図示の監視ライン4上のドツトに対応す
る入力ビデオ信号Vがクロツクに同期して入力さ
れてくるとき、これに同期して白レベル・メモリ
5から白レベル値が読出され、該白レベル値は白
レベル追従ロジツク6に供給されると共にD/A
変換回路7を介してアナログ信号Wにされた上で
各比較回路8−1ないし8−3に供給される。
抵抗R1とR2とによる分圧点aの電圧レベルを
W(1−m〔%〕)に選び、抵抗R3とR4との分圧点
bの電圧レベルをV(1+n〔%〕)に選ぶと、入
力ビデオ信号の信号レベルが (a) V≧W(1+n)のとき、比較回路8−1,
8−2,8−3がいずれも論理「1」を出力
し、 (b) V≧Wのとき、比較回路8−1,8−2、が
論理「1」を出力し、 (c) V≧W(1−m)のとき、比較回路8−2の
みが論理「1」を出力し、 (d) V<W(1−m)のとき、比較回路8−1な
いし8−3はいずれも論理「0」を出力する。
アツプ/ダウン・ロジツク10は、各比較回路
8−1ないし8−3の出力がアドレス情報として
アクセスされるROMを内蔵している。そして、
該ROMから、(i)上記条件(a)のとき、白レベル・
メモリ5の出力をα%(例えば0.9n%)アツプす
る第1の指示モード情報「00」が出力され、(ii)上
記条件(b)のとき、白レベル・メモリの出力をβ%
(例えば1%)アツプする第2の指示モード情報
「01」が出力され、(iii)上記条件(c)のとき、白レベ
ル・メモリの出力をγ%(例えば1%)ダウンす
る第3の指示モード情報「10」が出力され、(iv)上
記条件(d)のとき、白レベル・メモリの出力をその
ままクランプする第4の指示モード情報「11」が
出力される。
アツプ/ダウン・ロジツク10は、更に、スキ
ヤン・カウンタ9から例えば16スキヤン毎に1ス
キヤン期間だけ論理「1」とされる信号にもとづ
いて、当該論理「1」期間に上記ROMから上記
第4の指示モード情報「11」が読出されたときに
当該情報「11」を第3の指示モード情報「10」に
すり替えるすり替え手段をそなえている。なお該
すり替え手段を構成するには、例えばスキヤン・
カウンタ9の出力aと上記各比較回路8−1ない
し8−3の出力とをアドレス情報とするROMを
用意し、スキヤン・カウンタ9の出力aが論理
「1」であつてかつ各比較回路の出力がすべて論
理「0」であるアドレス「1000」に上記第3の指
示モード情報「10」を格納し、一方アドレス
「0000」に第4の指示モード情報「11」を格納す
るようにすればよい。
白レベル追従ロジツク6は、白レベル・メモリ
5で読出された白レベル値と上記指示モード情報
とをアドレスとするROMによつて構成されてい
る。そして、例えば第1の指示モード情報「00」
が与えられたとき、上記白レベル値を0.9n%増し
た値を読出すようにする。第2の指示モード情報
などにおいても同様であると考えてよい。該白レ
ベル追従ロジツク6からの出力は、第1図図示座
標xをもつ監視ライン4に対応する白レベル値と
して、白レベル・メモリ5に書込まれ、当該監視
ライン4上の次のスキヤン・ラインに対応する白
レベル、判定の基準とされる。上記の如くして与
えられた白レベル判定の基準は、上述の如くD/
A変換回路7を介してアナログ信号Wにされた上
で、各比較回路8−1ないし8−3に供給される
が、あわせて入力レベル判定回路部11における
抵抗R5,R6,R7にも供給される。
今、仮に入力レベルとして白レベル、半白レベ
ル、半黒レベル、黒レベルが与えられるものとす
ると、比較回路12−1は白レベルを検出し、比
較回路12−2は半白レベルを検出し、比較回路
12−3は半黒レベルを検出し、比較回路12−
4は黒レベルを検出することになる。即ち、各比
較回路12−1ないし12−4は、抵抗R5ない
しR7の分圧によつて与えられる閾値と、入力ビ
デオの信号レベルとを比較し、 (i) 信号a′,b′,c′,d′が共に論理「1」ならば
白レベルとみなし、 (ii) 信号a′が論理「0」でかつ信号b′,c′,d′が
共に論理「1」ならば半白レベルとみなし、 (iii) 信号a′,b′が共に論理「0」でかつ信号c′,
d′が共に論理「1」ならば半黒レベルとみな
し、 (iv) 信号a′,b′,c′が共に論理「0」か信号a′,
b′,c′,d′が共に論理「0」ならば黒レベルと
みなす ようにされる。
以上説明した如く、本発明によれば、第2図A
図示の如く、白レベル・ホローの開始直後に急速
に入力ビデオ信号に含まれる白レベルに追従する
ことができる。このために、例えば帳票上の第1
行目を帳票の上部に出来るだけ詰めて記述するこ
とが可能となる。また第2図B図示の如く、例え
ばレベルCに対応して白レベル値Wを低減するよ
うにしているので、クランク・レベルを高く選定
した状態においても、ドキユメントの真の白地に
追従させることが可能となる。
【図面の簡単な説明】
第1図は白レベル・ホロワ回路が使用される態
様を説明する説明図、第2図A,Bは本発明の白
レベル・ホロワ回路による動作態様を説明する説
明図、第3図は本発明の一実施例構成を示す。 図中、1はドキユメント、2は文字、3はスキ
ヤン・ライン、4は監視ライン、5は白レベル・
メモリ、6は白レベル追従ロジツク、7はD/A
変換回路、8は比較回路、9はスキヤン・カウン
タ、10はアツプ/ダウン・ロジツクを表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 入力ビデオ信号に含まれる白レベル値を格納
    する白レベル・メモリと、当該白レベル・メモリ
    の内容を現に入力された入力ビデオ信号中の白レ
    ベルに対応して追従せしめるべく変更する白レベ
    ル追従ロジツクとをそなえ、上記現に入力される
    入力ビデオ信号中の白レベルを判別してゆく白レ
    ベル・ホロワ回路において、上記白レベル・メモ
    リから読出された白レベル値よりもn%増した値
    を閾値に選んだ第1の基準と、上記白レベル・メ
    モリから読出された白レベル値と実質的に同一の
    値を閾値に選んだ第2の基準と、上記白レベル・
    メモリから読出された白レベル値よりもm%減し
    た値を閾値に選んだ第3の基準とを用意すると共
    に、上記現に入力された入力ビデオ信号の信号レ
    ベルと上記各基準とを比較する比較手段と、該比
    較手段の出力が前記第1の基準と第2の基準との
    間の値である場合上記白レベル・メモリの内容を
    β%アツプする第2の指示モードと、前記第2の
    基準と第3の基準との間の値である場合上記白レ
    ベル・メモリの内容をγ%ダウンする第3の指示
    モードと、前記第3の基準より小さい値であるこ
    とを示す場合上記白レベル・メモリの内容を実質
    的に不変に保つ第4の指示モードとを上記白レベ
    ル追従ロジツクに対して発するアツプ/ダウン・
    ロジツクとを有すると共に、該アツプ/ダウン・
    ロジツクは予め定められた期間毎に有効にされ、
    上記第4の指示モードを上記第3の指示モードに
    すり替えて出力する手段を備えて成ることを特徴
    とする白レベル・ホロワ回路。
JP7779086A 1986-04-04 1986-04-04 白レベル・ホロワ回路 Granted JPS61234172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7779086A JPS61234172A (ja) 1986-04-04 1986-04-04 白レベル・ホロワ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7779086A JPS61234172A (ja) 1986-04-04 1986-04-04 白レベル・ホロワ回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9491481A Division JPS57210774A (en) 1981-06-19 1981-06-19 White level follower circuit

Publications (2)

Publication Number Publication Date
JPS61234172A JPS61234172A (ja) 1986-10-18
JPS639423B2 true JPS639423B2 (ja) 1988-02-29

Family

ID=13643778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7779086A Granted JPS61234172A (ja) 1986-04-04 1986-04-04 白レベル・ホロワ回路

Country Status (1)

Country Link
JP (1) JPS61234172A (ja)

Also Published As

Publication number Publication date
JPS61234172A (ja) 1986-10-18

Similar Documents

Publication Publication Date Title
US4682161A (en) Variable size character display without loss of obscured character positions
US5111194A (en) Artificial halftone processing apparatus
US5375197A (en) System and method for automatically distinguishing between graphic information and text information of image data
JP3222960B2 (ja) 画像処理装置
US4569079A (en) Image data masking apparatus
US5568597A (en) Adapting image data resolution to match resolution of an output device
US5014129A (en) Video signal processing apparatus for converting composite image input signals into output signals having increased scan lines
US4804948A (en) Video display control system
US5305393A (en) Labelling circuit and processor for image processing
JPS637706B2 (ja)
JPH043279A (ja) 画像読み取り装置
US6633975B1 (en) Data processing system having plurality of processors and executing series of processings in prescribed order
JPS639423B2 (ja)
EP0139320A2 (en) Character display arrangement with stack-coded-to-explicit attribute conversion
JPH0128988B2 (ja)
US5948039A (en) Vehicular navigation display system
JPS5965381A (ja) 白レベル・ホロワ回路
JPH04329483A (ja) 画像処理装置
JPS59186468A (ja) 白レベルホロワ回路
JPS582681A (ja) レ−ダ画像表示装置
KR100214342B1 (ko) 영상신호 부주사 방향 확대 축소장치 및 방법
JPS61107872A (ja) 背景レベル追従回路
JP2737932B2 (ja) 画像データ縮小装置
JPH06295334A (ja) 画像処理領域設定装置
JPH0213346B2 (ja)