JPS6410962B2 - - Google Patents

Info

Publication number
JPS6410962B2
JPS6410962B2 JP11268679A JP11268679A JPS6410962B2 JP S6410962 B2 JPS6410962 B2 JP S6410962B2 JP 11268679 A JP11268679 A JP 11268679A JP 11268679 A JP11268679 A JP 11268679A JP S6410962 B2 JPS6410962 B2 JP S6410962B2
Authority
JP
Japan
Prior art keywords
output
time constant
constant circuit
differential
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11268679A
Other languages
English (en)
Other versions
JPS5636205A (en
Inventor
Kijio Sakayori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP11268679A priority Critical patent/JPS5636205A/ja
Publication of JPS5636205A publication Critical patent/JPS5636205A/ja
Publication of JPS6410962B2 publication Critical patent/JPS6410962B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/04Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 本発明はFM検波器に関し特にパルスカウント
型FM検波器に関する。
パルスカウント型FM検波器は第1図にそのブ
ロツク図を示す如く、IF(中間周波)信号をリミ
ツタ1において矩形波に変換して、この矩形波を
微分回路2により幅の狭いパルスに変換して、次
の単安定マルチ3をトリガして微分パルスに応じ
て均一のパルス幅を有するパルス列を得るもので
ある。すなわち、このパルス列は入力FM波の周
波数に対応した繰返し周波数を有することにな
り、このパルス列をLPF(低域フイルタ)4によ
つて平滑化しアンプ5で増幅すればFM検波出力
が得られるものである。
第2図はかゝるパルスカウント型FM検波器の
単安定マルチ3の部分を具体的に回路例を掲げて
示した図であり、第1図と同等部分は同一符号に
より示されている。微分回路2の微分パルスは2
入力NORゲート31の1入力となり、このNOR
ゲート出力は単安定パルスの幅を定める時定数回
路を構成するコンデンサC1の充放電制御用のト
リガとなつている。この時定数回路のコンデンサ
C1の充電のために抵抗R1が設けられて、時定数
C1・R1によりパルス幅が定まる。この時定数回
路のコンデンサC1の端子電圧を基準電圧Eと比
較する差動接続構成の比較器が設けられており、
これは差動対トランジスタTR1,TR2、電流源I1
及び抵抗R2,R3よりなつている。トランジスタ
TR1のコレクタ出力がNORゲート31の他入力
となつていわゆる正帰還がなされ、もつてトラン
ジスタTR2のコレクタ出力から均一なパルス幅を
有する単安定マルチ出力であるパルス列が導出さ
れるものである。尚、TR5はコンデンサC1の充
電々荷を周期的に放電リセツトするトランジスタ
である。そしてこのパルス列をコンデンサC2
介してLPF4へ入力して平滑化しFM検波出力が
得られる。
かゝる回路構成において、トランジスタTR1
びTR2より成る差動接続構成の差動出力の一方を
時定数回路へフイードバツクして単安定機能を行
わせるのに用いており、他方の出力を検波出力を
得るための単安定出力として用いているものであ
り、単一の差動回路を単安定を動作させるための
機能とFM検波出力を得るための機能とを併用し
ていることになる。従つて、単安定機能に必要な
パルス応答特性及びそれに必要な振幅特性を得る
ための電流源I1の電流値を決定すれば、FM検波
出力のS/Nを最良とするために必要な電流源I1
の電流値が得られないことになつて、両者を共に
満足させることは不可能である。
更に、差動回路の一方の出力のみからパルス列
出力を取り出さざるを得ないために、差動回路の
能力を十分に利用できず、出力振幅も小となつて
効率の低下を招来している。
本発明の目的は上記欠点を排除して特性の良好
なFM検波出力を得ることが可能なパルスカウン
ト型FM検波器を提供することである。
本発明のパルスカウント型FM検波器はパルス
列発生手段としての単安定マルチ部分を改良した
ものであつて、パルス幅を定める時定数回路と共
に単安定機能をなす第1の比較器と、時定数回路
の出力と基準電圧とを比較してFM検波用の出力
パルス列を発生する例えば差動増幅器構成の第2
の比較器とを含むことを特徴としている。
以下に本発明を図面を用いて説明する。
第3図は本発明の実施例を示す回路図であり、
第2図と同等部分は同一符号により示されてい
る。図において、差動接続されたトランジスタ
TR1とTR2、電流源I1及び抵抗R2よりなる第1の
比較器が時定数回路(コンデンサC1と抵抗R1
と協働して単安定機能をなすように構成されてお
り、別の差動接続されたトランジスタTR3
TR4、電流源I2及び抵抗R7,R8より成る第2の比
較器がパルス列出力を発生するよう構成されてい
る。すなわち、時定数回路のコンデンサC1の充
放電電圧と基準電圧Eとが差動トランジスタTR3
及びTR4の各ベース差動入力となり、これら各コ
レクタ間出力が差動出力として取り出される。こ
の差動出力間のコンデンサC3は積分用として用
いられており、パルス列出力を積分して次段のア
ンプ5へ直結して印加している。
このアンプ5はオペアンプ51と抵抗R5,R6
より成り、この増幅出力をLPF4を介して平滑
化せしめFM検波信号としている。
このように比較器を単安定機能用の比較器と、
FM検波出力を得るためのパルス列発生用の比較
器とに分離して設けたことにより、それぞれの電
流源I1及びI2を独立に設計することが可能となる
ので、単安定動作に要求される電流値を最適とす
ることができると共に、FM検波用出力に必要な
特性を得るように電流値を最適に設定することが
できる。
更には、差動出力として取り出すことができる
ので、差動回路の能率を十分に利用できることに
なると共に出力信号のレベルをも適当に定められ
るので次段回路との直結が可能となつて広帯域の
検波特性とすることができる。
以上の如く、本発明によればパルス応答特性も
良好でかつS/Nも最適とすることができ、差動
出力も得られ、更にはDC直結アンプ構成としう
るので、いわゆるHi−FiのFMチユーナが得られ
ることになる。
【図面の簡単な説明】
第1図はパルスカウント型FM検波器のブロツ
ク図、第2図は従来のパルスカウント型FM検波
器の一部具体例を示す回路図、第3図は本発明の
実施例を示す回路図である。 主要部分の符号の説明、2……微分回路、3…
…単安定マルチ、4……LPF、TR1〜TR5……ト
ランジスタ、C1……時定数回路のコンデンサ、
R1……時定数回路の抵抗。

Claims (1)

  1. 【特許請求の範囲】 1 FM受信信号を微分する微分手段と、この微
    分出力に応じて均一のパルス幅を有するパルス列
    を発生するパルス列発生手段とを含み、このパル
    ス列を平滑してFM検波出力をうるパルスカウン
    ト型FM検波器であつて、前記パルス列発生手段
    は、 前記パルス幅を定める時定数回路と、 この時定数回路の出力と基準電圧とが各々のベ
    ースに入力される差動対構成の第1、第2のトラ
    ンジスタより成り前記第1のトランジスタの出力
    から前記時定数回路に対して正帰還を施し該時定
    数回路出力と基準電圧とを比較することによつて
    前記時定数回路と共に単安定機能をなす第1の差
    動増幅器と、 前記時定数回路の出力と基準電圧とが各々のベ
    ースに入力される差動対構成の第3、第4のトラ
    ンジスタより成り該時定数回路出力と基準電圧と
    を比較する第2の差動増幅器 とを含み、前記第2の増幅器の差動出力を平滑化
    してFM検波出力とすることを特徴としたパルス
    カウント型FM検波器。
JP11268679A 1979-09-03 1979-09-03 Pulse count type fm detector Granted JPS5636205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11268679A JPS5636205A (en) 1979-09-03 1979-09-03 Pulse count type fm detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11268679A JPS5636205A (en) 1979-09-03 1979-09-03 Pulse count type fm detector

Publications (2)

Publication Number Publication Date
JPS5636205A JPS5636205A (en) 1981-04-09
JPS6410962B2 true JPS6410962B2 (ja) 1989-02-22

Family

ID=14592929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11268679A Granted JPS5636205A (en) 1979-09-03 1979-09-03 Pulse count type fm detector

Country Status (1)

Country Link
JP (1) JPS5636205A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4253735B2 (ja) * 2000-05-12 2009-04-15 Okiセミコンダクタ株式会社 ディジタル/アナログ変換器

Also Published As

Publication number Publication date
JPS5636205A (en) 1981-04-09

Similar Documents

Publication Publication Date Title
US4445054A (en) Full-wave rectifying circuit
JP2508352B2 (ja) 増幅器
JPS6410962B2 (ja)
GB1591927A (en) Pulse width modulated signal amplifiers
JP3179838B2 (ja) ノイズ検出回路
JP3148540B2 (ja) ラジオ受信機のagc回路
JPS58977Y2 (ja) コウタイイキ c キユウデンリヨクゾウフクキ
JPS626728Y2 (ja)
KR100271590B1 (ko) 차동 증폭 장치
JP3255073B2 (ja) Agc回路
JPH09275677A (ja) 直流入力及び直流出力変換器
JPH0340978B2 (ja)
JP2548419B2 (ja) 増幅回路
JPS6340904Y2 (ja)
JPS6115619Y2 (ja)
JPS5816256Y2 (ja) 信号圧縮伸長回路の検波回路
JPS639176Y2 (ja)
JP3408027B2 (ja) Fsk検波回路
JPH0132415Y2 (ja)
JPH0413858Y2 (ja)
JP2711343B2 (ja) パイロット信号除去回路
JPS5897979A (ja) 白レベル調整回路
JPH05226949A (ja) 増幅回路
JPS606128B2 (ja) 発振回路
JPH0216608B2 (ja)