JPS6410964B2 - - Google Patents

Info

Publication number
JPS6410964B2
JPS6410964B2 JP14895983A JP14895983A JPS6410964B2 JP S6410964 B2 JPS6410964 B2 JP S6410964B2 JP 14895983 A JP14895983 A JP 14895983A JP 14895983 A JP14895983 A JP 14895983A JP S6410964 B2 JPS6410964 B2 JP S6410964B2
Authority
JP
Japan
Prior art keywords
ferrite
conductive path
noise removal
removal filter
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14895983A
Other languages
Japanese (ja)
Other versions
JPS6039910A (en
Inventor
Hidetoshi Yamamoto
Toshio Hori
Yasuo Fujiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP14895983A priority Critical patent/JPS6039910A/en
Publication of JPS6039910A publication Critical patent/JPS6039910A/en
Publication of JPS6410964B2 publication Critical patent/JPS6410964B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters

Landscapes

  • Filters And Equalizers (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明はチツプ型ノイズ除去フイルタに関し、
より詳しくは、2枚の平板状のフエライト板にイ
ンダクタンスの機能とケースの機能とを持たせて
チツプ化を図つたチツプ型ノイズ除去フイルタに
関する。
[Detailed Description of the Invention] (Technical Field) The present invention relates to a chip type noise removal filter.
More specifically, the present invention relates to a chip type noise removal filter in which two flat ferrite plates are provided with an inductance function and a case function.

(従来技術) 従来より、ノイズ除去フイルタとしては、第1
図に示すように、中央部に孔を有する円板状のコ
ンデンサ1を間にして、その両側に円筒状のフエ
ライトビーズ2,3を同軸に配し、これらコンデ
ンサ1およびフエライトビーズ2,3に貫通端子
4を貫通させて全体を筒状の金属ケース5の内部
に収容し、上記コンデンサ1の外周壁および内周
壁に夫々形成された電極1aおよび1bを金属ケ
ース5および貫通端子4に夫々半田付けし、金属
ケース5の内部に樹脂6を充填したものが一般に
知られている。
(Prior art) Conventionally, as a noise removal filter, the first
As shown in the figure, cylindrical ferrite beads 2 and 3 are arranged coaxially on both sides of a disk-shaped capacitor 1 with a hole in the center, and these capacitor 1 and ferrite beads 2 and 3 are connected to each other. The through terminal 4 is passed through and the whole is housed inside a cylindrical metal case 5, and the electrodes 1a and 1b formed on the outer peripheral wall and the inner peripheral wall of the capacitor 1, respectively, are soldered to the metal case 5 and the through terminal 4, respectively. It is generally known that the metal case 5 is attached and the inside of the metal case 5 is filled with resin 6.

上記ノイズフイルタは、第2図に示すように、
貫通端子4の途中にフエライトビーズ2および3
によるインダクタンスL2およびL3を形成すると
ともに、このインダクタンスL2とL3との間で、
上記貫通端子4をコンデンサ1を介してアースに
接続した等価回路を有しているが、第1図のよう
なノイズフイルタは、貫通型であるため、ノイズ
フイルタをプリント基板に取り付けるのが困難で
形状も大きく、ノイズフイルタを必要とする電子
機器の小形高密度実装が困難であつた。
As shown in Fig. 2, the above-mentioned noise filter is as follows.
Ferrite beads 2 and 3 are placed in the middle of the through terminal 4.
and between these inductances L 2 and L 3 ,
It has an equivalent circuit in which the feedthrough terminal 4 is connected to the ground via the capacitor 1, but since the noise filter shown in Figure 1 is a feedthrough type, it is difficult to attach the noise filter to the printed circuit board. The size is also large, making it difficult to package small, high-density electronic devices that require noise filters.

(発明の目的) 本発明は従来のノイズフイルタにおける上記事
情に鑑みてなされたものであつて、その目的は、
2枚の平板状のフエライト板の間に導電路とコン
デンサを組み込んでフエライト板を導電路に対し
てインダクタンスとして作用させるとともにノイ
ズフイルタのケースとして機能させることによ
り、上記導電路およびアース電極をフエライト板
の外部に引き出し、プリント基板等に実装可能で
安価なチツプ型ノイズ除去フイルタを得ることで
ある。
(Object of the invention) The present invention has been made in view of the above-mentioned circumstances regarding conventional noise filters, and its object is to
By incorporating a conductive path and a capacitor between two flat ferrite plates, the ferrite plate acts as an inductance for the conductive path and also functions as a case for a noise filter. The object of the present invention is to obtain an inexpensive chip-type noise removal filter that can be drawn out and mounted on a printed circuit board or the like.

(発明の構成) このため、本発明は、平板状のフエライト板の
一つの主面に金属板からなる導電路が配置され、
この導電路の途中と上記フエライト板に設けられ
たアース電極との間にチツプ状コンデンサが接続
され、フエライト板の上記主面にいま一つのフエ
ライト板が接合され、上記導電路の両端およびア
ース電極が夫々入力端子、出力端子およびアース
端子として2枚の上記フエライト板の外部に引き
出されていることを特徴としている。
(Structure of the Invention) Therefore, in the present invention, a conductive path made of a metal plate is arranged on one main surface of a flat ferrite plate,
A chip-shaped capacitor is connected between the middle of this conductive path and a ground electrode provided on the ferrite plate, and another ferrite plate is joined to the main surface of the ferrite plate, and both ends of the conductive path and the ground electrode are connected to each other. are drawn out to the outside of the two ferrite plates as an input terminal, an output terminal, and a ground terminal, respectively.

(実施例) 以下、添付図面を参照して本発明の実施例を説
明する。
(Example) Hereinafter, an example of the present invention will be described with reference to the accompanying drawings.

第3図および第4図において、11,12はフ
エライト板、13は導電路、14はチツプコンデ
ンサ、15は入力端子、16は出力端子、17は
アース端子である。
In FIGS. 3 and 4, 11 and 12 are ferrite plates, 13 is a conductive path, 14 is a chip capacitor, 15 is an input terminal, 16 is an output terminal, and 17 is a ground terminal.

上記フエライト板11,12は互いにほぼ等し
い寸法を有する四角形の平板状のものであつて、
上記フエライト板11,12のうち、一方のフエ
ライト板11の一つの主面には、第5図に示すよ
うに、導電路嵌入用凹部18が形成されている。
この導電路嵌入用凹部18は、その両端部がフエ
ライト板11の上記主面の一辺に位置し、その上
記両端部および中間部分が他の部分よりも巾広に
形成されている。
The ferrite plates 11 and 12 are rectangular flat plates having substantially equal dimensions, and
Of the ferrite plates 11 and 12, one of the ferrite plates 11 has a concave portion 18 formed therein for insertion of a conductive path, as shown in FIG.
Both ends of the conductive path insertion recess 18 are located on one side of the main surface of the ferrite plate 11, and both ends and the middle part are wider than the other parts.

フエライト板11の上記主面にはまた、導電路
嵌入用凹部18の両端部の間に、アース電極嵌入
用凹部19が形成されている。
A ground electrode insertion recess 19 is also formed on the main surface of the ferrite plate 11 between both ends of the conductive path insertion recess 18 .

上記導電路嵌入用凹部18には、導電性の良好
な銅等の金属板を上記導電路嵌入用凹部18に見
合う形状に打ち抜いた導電路13が第4図に示す
ように嵌入され、この導電路13の両端部の延長
部分をなす入力端子15および出力端子16が
夫々フエライト板11の一つの端面および他の主
面の上に折曲されている。
A conductive path 13, which is made by punching a metal plate made of copper or the like with good conductivity into a shape suitable for the conductive path insertion recess 18, is inserted into the conductive path insertion recess 18 as shown in FIG. An input terminal 15 and an output terminal 16, which are extensions of both ends of the channel 13, are bent onto one end surface and the other main surface of the ferrite plate 11, respectively.

同様に、上記アース電極嵌入用凹部19には、
板状のアース電極17aが嵌入され、このアース
電極17aの延長部分をなすアース端子17がフ
エライト板11の一つの上記端面および他の主面
の上に折曲されている。
Similarly, in the ground electrode insertion recess 19,
A plate-shaped ground electrode 17a is fitted, and a ground terminal 17, which is an extension of the ground electrode 17a, is bent onto one end surface and the other main surface of the ferrite plate 11.

上記導電路13の中間部の巾広部13aおよび
アース電極17aには夫々チツプコンデンサ14
の電極14aおよび14bが半田付けされてい
る。
Chip capacitors 14 are provided in the wide portion 13a and the ground electrode 17a at the intermediate portion of the conductive path 13, respectively.
electrodes 14a and 14b are soldered.

フエライト板11の導電路13およびアース電
極17aの形成側の主面には、上記チツプコンデ
ンサ14を嵌入するための凹部(図示せず。)を
有するいま一つのフエライト板12が接着剤等に
より接合されている。
Another ferrite plate 12 having a recess (not shown) into which the chip capacitor 14 is inserted is bonded to the main surface of the ferrite plate 11 on the side where the conductive path 13 and the ground electrode 17a are formed using an adhesive or the like. has been done.

上記のようにすれば、第4図からも分るよう
に、導電路13の入力端子15から巾広部13a
に到る部分、および導電路13のこの巾広部13
aから出力端子16に到る部分に対して、フエラ
イト板11,12がインダクタンスL15およびL16
として作用し、これらインダクタンスL15および
L16が、第6図に示すように、入力端子15と上
記巾広部13aとの間および出力端子16と上記
巾広部13aとの間に夫々接続され、上記巾広部
13aとアース端子17との間にチツプコンデン
サ14が接続されたチツプ型ノイズ除去フイルタ
を得ることができる。
By doing as described above, as can be seen from FIG. 4, the input terminal 15 of the conductive path 13 can be
and this wide portion 13 of the conductive path 13
From a to the output terminal 16, the ferrite plates 11 and 12 have inductances L 15 and L 16
These inductances L 15 and
As shown in FIG. 6, L 16 is connected between the input terminal 15 and the wide portion 13a and between the output terminal 16 and the wide portion 13a, and is connected to the wide portion 13a and the ground terminal. A chip type noise removal filter in which the chip capacitor 14 is connected between the chip capacitor 17 and the chip capacitor 17 can be obtained.

なお、上記実施例において、フエライト板11
および12に夫々形成されたスリツト11aおよ
び12aは、上記インダクタンスL15およびL16に
寄与する磁束ができるだけ大きくなるようにする
ためのものである。すなわち、今、フエライト板
11および12の内部で、第7図に示すように、
導電路13,13のまわりに磁束31,32が走
つているものとすると、一方の導電路13のまわ
りを走る磁束31のうち、最外側を走る磁束31
aはスリツト11a,12aのために、フエライ
ト板11,12の内部に廻り込み、また、他方の
導電路13のまわりを走る磁束32のうち、フエ
ライト板11,12の最外側を走る磁束32a
も、スリツト11a,12aのために、フエライ
ト板11,12の内部に廻り込み、これら磁束3
1a,32aは上記導電路13,13の間に達し
て相互に強め合つた後、各々の上記導電路13,
13側に廻り込むことになる。
In addition, in the above embodiment, the ferrite plate 11
The slits 11a and 12a formed in and 12 are for making the magnetic flux contributing to the inductances L15 and L16 as large as possible. That is, now inside the ferrite plates 11 and 12, as shown in FIG.
Assuming that magnetic fluxes 31 and 32 run around the conductive paths 13 and 13, of the magnetic flux 31 that runs around one of the conductive paths 13, the magnetic flux 31 that runs on the outermost side
A is a magnetic flux 32a that goes around the inside of the ferrite plates 11, 12 because of the slits 11a, 12a, and out of the magnetic flux 32 that runs around the other conductive path 13, a magnetic flux 32a that runs on the outermost side of the ferrite plates 11, 12.
Because of the slits 11a and 12a, the magnetic flux 3 also goes around inside the ferrite plates 11 and 12, and these magnetic fluxes 3
1a, 32a reach between the conductive paths 13, 13 and strengthen each other.
It will move around to the 13th side.

磁束31,32の向きが上記とは逆となつた場
合も、上記と同様の関係を得ることができる。
Even when the directions of the magnetic fluxes 31 and 32 are opposite to the above, the same relationship as above can be obtained.

従つて、磁束31aおよび32aは他の磁束3
2および31との干渉により弱められることはな
く、導電路13,13に作用してインダクタンス
が大きくなる。
Therefore, magnetic fluxes 31a and 32a are different from other magnetic fluxes 3
The inductance is not weakened by interference with the conductive paths 13 and 31, but acts on the conductive paths 13 and 13, increasing the inductance.

また、上記実施例において、入力端子15、出
力端子16およびアース端子17は、第8図に示
すように、フエライト板11の一端面にのみ引き
出されていてもよい。
Furthermore, in the above embodiment, the input terminal 15, output terminal 16, and ground terminal 17 may be drawn out only to one end surface of the ferrite plate 11, as shown in FIG.

次に、本発明の他の実施例を第9図、第10
図、第11図および第12図に示す。
Next, other embodiments of the present invention are shown in FIGS. 9 and 10.
11 and 12.

第9図に示すノイズ除去フイルタは、第3図お
よび第4図に示すノイズ除去フイルタにおいて、
入力端子15および出力端子16を夫々フエライ
ト板11のアース端子17の引出端面とは異なる
2つの相対向する端面に引き出してなるものであ
る。
The noise removal filter shown in FIG. 9 is different from the noise removal filter shown in FIGS. 3 and 4.
The input terminal 15 and the output terminal 16 are respectively drawn out to two opposing end faces which are different from the lead out end face of the ground terminal 17 of the ferrite plate 11.

また、第10図に示すノイズ除去フイルタは、
フエライト板11,12のうち、フエライト板1
2にチツプコンデンサ14を収容する孔12bを
設け、フエライト板12とフエライト板11との
間に位置する導電路13とチツプコンデンサ14
の電極14bとを半田付けする一方、アース電極
17aとチツプコンデンサ14の電極14aとを
半田付けしてなるものである。
Moreover, the noise removal filter shown in FIG.
Among the ferrite plates 11 and 12, ferrite plate 1
2 is provided with a hole 12b for accommodating the chip capacitor 14, and the conductive path 13 and the chip capacitor 14 located between the ferrite plate 12 and the ferrite plate 11 are provided.
The ground electrode 17a and the electrode 14a of the chip capacitor 14 are soldered together.

以上、第9図および第10図において説明した
ノイズ除去フイルタは、いずれも、第6図に示す
等価回路を有する。
The noise removal filters described above in FIGS. 9 and 10 each have an equivalent circuit shown in FIG. 6.

一方、第11図に示すノイズ除去フイルタは、
第3図および第4図において説明したノイズ除去
フイルタにおいて、導電路13の各端部とアース
電極17aとの間にチツプコンデンサ24aおよ
び24bを夫々接続したものであつて、第13図
に示すように、入力端子15と出力端子16との
間に導電路13に対してフエライト板11および
12により作用するインダクタンスL13が接続さ
れ、入力端子15とアース端子17との間および
出力端子16とアース端子17との間に夫々チツ
プコンデンサ24aおよび24bが接続された等
価回路を有する。
On the other hand, the noise removal filter shown in FIG.
In the noise removal filter described in FIGS. 3 and 4, chip capacitors 24a and 24b are connected between each end of the conductive path 13 and the ground electrode 17a, as shown in FIG. An inductance L 13 acting on the conductive path 13 by the ferrite plates 11 and 12 is connected between the input terminal 15 and the output terminal 16, and between the input terminal 15 and the ground terminal 17 and between the output terminal 16 and the ground. It has an equivalent circuit in which chip capacitors 24a and 24b are connected between terminal 17, respectively.

また、第12図に示すノイズ除去フイルタは、
第11図のノイズ除去フイルタのチツプコンデン
サ24a,24bのうち、チツプコンデンサ24
aを除去したものであつて、第14図に示すよう
に、第12図の等価回路においてチツプコンデン
サ24aを除去した等価回路を有している。
Moreover, the noise removal filter shown in FIG.
Among the chip capacitors 24a and 24b of the noise removal filter shown in FIG.
As shown in FIG. 14, the circuit has an equivalent circuit in which the chip capacitor 24a is removed from the equivalent circuit in FIG. 12.

なお本発明の上記各実施例は、いずれも本発明
に対する限定的なものではないことを付言してお
く。特に各実施例で示された導電路や端子は、板
状でなく膜状であつてもよくそれらの形状も任意
である。またチツプコンデンサの形状やその接続
方法なども任意である。
It should be noted that the above-mentioned embodiments of the present invention are not intended to limit the present invention. In particular, the conductive paths and terminals shown in each embodiment may be in the form of a film instead of a plate, and their shapes may be arbitrary. Furthermore, the shape of the chip capacitor and its connection method are also arbitrary.

(発明の効果) 以上、詳述したことからも明らかなように、本
発明は、平板状のフエライト板の間に組み込んだ
導電路に対してフエライト板をインダクタンスと
して作用させるとともにノイズ除去フイルタのケ
ースとして機能させるようにしたから、従来のノ
イズ除去フイルタのような金属ケースが不要とな
り、部品点数が少く、樹脂充填等の工程も必要の
ない安価なプリント基板等に直接実装することの
できるチツプ型ノイズ除去フイルタを得ることが
できる。
(Effects of the Invention) As is clear from the above detailed description, the present invention allows the ferrite plate to act as an inductance on the conductive path incorporated between the flat ferrite plates, and also functions as a case for a noise removal filter. This eliminates the need for a metal case like conventional noise removal filters, and it is a chip-type noise reduction that can be directly mounted on inexpensive printed circuit boards, etc., with a small number of parts and no processes such as resin filling. You can get a filter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のノイズ除去フイルタの縦断面
図、第2図は第1図のノイズ除去フイルタの等価
回路図、第3図は本発明に係るノイズ除去フイル
タの一実施例の斜視図、第4図は第3図のノイズ
除去フイルタの分解斜視図、第5図は第3図のノ
イズ除去フイルタの導電路形成側のフエライト板
の斜視図、第6図は第3図のノイズ除去フイルタ
の等価回路図、第7図はフエライト板の動作機能
の説明図、第8図、第9図および第10図は夫々
第3図のノイズ除去フイルタの変形例の斜視図、
第11図および第12図は夫々本発明に係るチツ
プ型ノイズ除去フイルタの他の実施例の斜視図、
第13図および第14図は夫々第11図および第
12図のチツプ型ノイズ除去フイルタの等価回路
図である。 11,12……フエライト板、13……導電
路、14……チツプコンデンサ、14a,14b
……電極、15……入力端子、16……出力端
子、17……アース端子、17a……アース電
極。
FIG. 1 is a longitudinal sectional view of a conventional noise removal filter, FIG. 2 is an equivalent circuit diagram of the noise removal filter of FIG. 1, and FIG. 3 is a perspective view of an embodiment of the noise removal filter according to the present invention. Fig. 4 is an exploded perspective view of the noise removal filter shown in Fig. 3, Fig. 5 is a perspective view of the ferrite plate on the conductive path formation side of the noise removal filter shown in Fig. 3, and Fig. 6 is an exploded perspective view of the noise removal filter shown in Fig. 3. An equivalent circuit diagram, FIG. 7 is an explanatory diagram of the operating function of the ferrite plate, and FIGS. 8, 9, and 10 are perspective views of modifications of the noise removal filter shown in FIG. 3, respectively.
FIG. 11 and FIG. 12 are perspective views of other embodiments of the chip-type noise removal filter according to the present invention, respectively;
FIGS. 13 and 14 are equivalent circuit diagrams of the chip type noise removal filters shown in FIGS. 11 and 12, respectively. 11, 12... Ferrite plate, 13... Conductive path, 14... Chip capacitor, 14a, 14b
... Electrode, 15 ... Input terminal, 16 ... Output terminal, 17 ... Earth terminal, 17a ... Earth electrode.

Claims (1)

【特許請求の範囲】[Claims] 1 平板状のフエライト板の一つの主面に金属板
からなる導電路が配置され、この導電路の途中と
上記フエライト板に設けられたアース電極との間
にチツプ状コンデンサが接続され、フエライト板
の上記主面にいま一つのフエライト板が接合さ
れ、上記導電路の両端およびアース電極が夫々入
力端子、出力端子およびアース端子として2枚の
上記フエライト板の外部に引き出されていること
を特徴とするチツプ型ノイズ除去フイルタ。
1. A conductive path made of a metal plate is arranged on one main surface of a flat ferrite plate, and a chip-shaped capacitor is connected between the conductive path and a ground electrode provided on the ferrite plate. Another ferrite plate is bonded to the main surface of the ferrite plate, and both ends of the conductive path and the ground electrode are drawn out to the outside of the two ferrite plates as an input terminal, an output terminal, and a ground terminal, respectively. Chip type noise removal filter.
JP14895983A 1983-08-15 1983-08-15 Chip type noise elimination filter Granted JPS6039910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14895983A JPS6039910A (en) 1983-08-15 1983-08-15 Chip type noise elimination filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14895983A JPS6039910A (en) 1983-08-15 1983-08-15 Chip type noise elimination filter

Publications (2)

Publication Number Publication Date
JPS6039910A JPS6039910A (en) 1985-03-02
JPS6410964B2 true JPS6410964B2 (en) 1989-02-22

Family

ID=15464484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14895983A Granted JPS6039910A (en) 1983-08-15 1983-08-15 Chip type noise elimination filter

Country Status (1)

Country Link
JP (1) JPS6039910A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6219816U (en) * 1985-07-19 1987-02-05
JPH0623061Y2 (en) * 1987-08-28 1994-06-15 ティーディーケイ株式会社 Chip type LC filter
US5015975A (en) * 1988-08-19 1991-05-14 Murata Manufacturing Co., Ltd. Noise filter
JP2587865Y2 (en) * 1992-02-20 1998-12-24 日本電気株式会社 Noise filter for surface mounting

Also Published As

Publication number Publication date
JPS6039910A (en) 1985-03-02

Similar Documents

Publication Publication Date Title
JPH0754973Y2 (en) LC composite parts
EP0311418B1 (en) Composite bead element
JP2524969Y2 (en) Ladder type electric filtering circuit device
US4571561A (en) Noise reduction filter
JPH0133966B2 (en)
JPH0623061Y2 (en) Chip type LC filter
JP2982539B2 (en) Chip feedthrough capacitor
JPS6039910A (en) Chip type noise elimination filter
JPH0419788Y2 (en)
JPS6025873Y2 (en) Multiple inductance element
JPH06251996A (en) Lc filter array
JPS646588Y2 (en)
JPS6025872Y2 (en) Multiple inductance element
JP3161197B2 (en) Electronic component mounting structure
JPS5911446Y2 (en) Composite through-type LC parts
JP2503443Y2 (en) Dielectric filter
JP2566770B2 (en) T-type LC filter
JPH0328591Y2 (en)
JPH0438572Y2 (en)
JPH0445287Y2 (en)
JP2527854Y2 (en) Lumped constant type isolator
JPH0528815Y2 (en)
JP4636355B2 (en) Center conductor assembly and nonreciprocal circuit device using the same
JPH0113763B2 (en)
JPH0447967Y2 (en)