JPS642181Y2

JPS642181Y2 -

Info

Publication number: JPS642181Y2
Application number: JP1981119366U
Authority: JP
Priority date: 1981-08-13
Filing date: 1981-08-13
Publication date: 1989-01-19
Also published as: JPS5824848U

Description

【考案の詳細な説明】この考案は定数計算機能を有する小型電子式計
算機に関する。

従来「Ａ×ａ」、「Ｂ×ａ」、「Ｃ×ａ」……のよ
うに同一の演算数ａを用いて演算を行なう場合、
例えば「ａ」「×」「×」のようにキー操作するこ
とにより、演算数ａを定数として記憶させた後、
被演算数を「Ａ」「＝」、「Ｂ」「＝」、「Ｃ」「＝」
、
……のように順次操作することにより順次結果を
算出する定数計算機能が備えられた小型電子式計
算機が存在する。しかし、上記のような定数計算
の他に例えば「Ａ＋ｂ」、「Ｂ＋ｂ」、「Ｃ＋ｂ」、
……や、「Ａ×ｃ」、「Ｂ×ｃ」、「Ｃ×ｃ」、……の
ように定数となるべき演算数又は演算手段を複数
種類にわたつて変えて演算を行なう必要がある場
合には、被演算数「Ａ」、「Ｂ」、「Ｃ」、……が同
一であるにもかかわらず、定数が変わる毎に上記
被演算数のキー操作を繰り返し行なわなければな
らない。従つて定数変更が何種類もあるような場
合には、キー操作が非常に煩わしいものとなり、
また手間もかかるという欠点があつた。

この考案は上記の点に鑑みてなされたもので、
複数の数値データに対して、定数となるべき一つ
の数値データによる繰り返し演算を極めて簡単な
る演算操作により行ない得る定数計算機能を有す
る小型電子式計算機を提供することにある。

以下、図面を参照してこの考案の一実施例を説
明する。第１図は小型電子式計算機のシステム構
成図である。第１図において、１１はCPU（中央
処理装置）で、データを転送する双方向性データ
バスDB及びアドレスを転送するアドレスバス
AB及び読出し／書込み信号等の制御信号が送出
されるコントロールバスCBが入力制御部１２、
表示制御部１３及び印字制御部１４にそれぞれ接
続されている。また、上記入力制御部１２には入
力部１５が接続されており、入力制御部１２から
のタイミング信号KBに従つてキー入力信号KIを
入力制御部１２内のの入力バツフアINへ入力す
る。また、表示制御部１３には表示部１６が接続
されている。この表示部１６は表示制御部１３か
らのデイジツト信号DG及び表示用バツフアDI内
のデータをデコードしたセグメント信号SGに従
つて表示動作を行なう。また、印字制御部１４に
は印字部１７が接続されている。印字部１７は例
えばラインプリンタで、印字ドラムの印字位置信
号TPを印字制御部１４へ送り、この印字位置信
号TPと印字制御部１４の印字用バツフアPR内の
データとの一致によつて生じたハンマ駆動信号に
よりハンマを駆動し、レシート用紙並びにジヤー
ナル用紙に印字を行つている。

第２図は第１図におけるCPU１１の詳細な構
成を示す図である。同図において、２１は各種マ
イクロプログラムが格納されているROM（リー
ド・オンリ・メモリ）で、このROM２１より出
力されるアドレス信号はアドレス指定回路２２に
出力される。このアドレス指定回路２２はRAM
２３内のレジスタの行及び列アドレスを指定する
アドレス信号を送出し、更に外部にアドレスバス
ABを介してアドレス信号を送出している。上記
ROM２１は制御部２４に各種制御信号を出力す
る。この制御部２４はROM２１からの各種制御
信号に従つて動作し、ROM２１内へ格納されて
いるマイクロプログラムの次のアドレスを指定す
る信号を、RAM２３に読出し／書込み信号を、
遠算回路２５に演算信号を出力する。上記RAM
２３より出力される演算データは演算回路２５に
送出され、その演算結果はRAM２３に入力され
る。また、RAM２３にはデータバスDBを介し
て入力制御部１２等とのデータの授受が行なわれ
る。そして、演算回路２５の判断結果は制御回路
２４に入力される。

第３図は第２図におけるRAM２３内の記憶内
容を示す図である。図において、RAM２３には
Ｆレジスタはフアンクシヨンキーの操作の有無の
フラグを記憶するレジスタ、Ｘ，Ｙ，Ｚレジスタ
は演算実行の際に使用されるレジスタ、ｎ，Ｎレ
ジスタは夫々フアンクシヨンキーの操作回数を記
憶するレジスタ、A₀〜A_o……レジスタは数値デ
ータを記憶するレジスタが備えられている。

次に、上記のように構成されたこの発明の動作
を説明する。今、例えば第４図に示すような商品
ＡないしＥに対して、各商品の定価の同一割引き
率（20％引き）及び同一割増し金額（20円増し）
を求める場合を例にとり説明する。まず、第４図
に示した商品ＡないしＥに対する定価の行方向の
合計を求める場合には置数データの順次記憶を指
定するキー、例えば「Ｓ／Ｅ」キー等を操作する
と、RAM２３内の各レジスタの内容は全て０ク
リアされる。しかる後、商品Ａの定価「100」を
キー入力するとＸレジスタに数値「100」が記憶
される。次に、「＋」キーを操作すると、第５図
のフローチヤートで示す処理が開始される。ま
ず、ステツプS₁においてＸレジスタに記憶される
数値「100」が印字用バツフアPRに送られて、第
８図に示すように印字される。次に、ステツプS₂
に進みＸレジスタに記憶されている数値「100」
がA₀レジスタに連送記憶される。さらに、ステ
ツプS₃に進みＸレジスタに記憶されている数値
「100」とＹレジスタに記憶されているデータの行
方向の合計値とが加算されるわけであるが、この
場合Ｙレジスタは初期値「０」が設定されている
ためＹレジスタには「100」が記憶される。さら
に、ステツプS₄に進みＸレジスタの内容が０クリ
アされ、ステツプS₅においてｎが＋１されて
「１」が記憶される。以下、順次「150」「＋」
「200」「＋」「250」「＋」「300」「＋」をキー入力
すると、そのキー入力された数値は第５図のフロ
ーチヤートに示す処理により第８図に示すように
印字出力されると共にA₁ないしA₄レジスタには
置数データ「150」、「200」、「250」、「300」が、Ｙ
レジスタには「1000」、ｎレジスタに「５」が設
定される。

次に、各商品ＡないしＥに対する各定価の合計
を求める場合にはトータルキーである「＊」キー
を操作する。この「＊」キーの操作により第６図
に示すフローチヤートの処理が開始される。ま
ず、ステツプS₁₁においてＹレジスタに記憶され
ている合計値「1000」が第８図のように印字され
る。そして、ステツプS₁₂において上記合計値
「1000」がA₅に設定される。さらに、ステツプ
S₁₃に進みｎレジスタの内容、すなわち計数値５
がＮレジスタに記憶され、ステツプS₁₄において
Ｙレジスタ及びｎレジスタの内容が０クリアされ
る。

次に、商品ＡないしＥに対する同一割引き率
（20％引き）の額を算出する場合、「0.8」「×」を
キー入力した後定数指定キー、例えばＫ^＊キーを操
作して、「0.8」が固定定数であることを設定す
る。上記Ｋ^＊キー操作直前にフアンクシヨンキーで
ある「×」キーが操作されたことによりRAM２
３内のＦレジスタにフラグ「１」が設定される。
以下、Ｋ^＊キー操作により第７図に示すフローチヤ
ートの処理が開始される。まず、ステツプS₂₁に
おいてＸレジスタに記憶されている固定定数
「0.8」が印字される。次に、ステツプS₂₂に進み
Ｆレジスタにフラグ「１」が設定されているか否
か判定される。この場合において、フラグは
「１」に設定されているため、ステツプS₂₃に進み
Ｘレジスタに記憶されている固定定数「0.8」と
A₀レジスタに記憶されている数値「100」との演
算（この場合、フアンクシヨンキーは乗算キーで
あるので乗算が行なわれ、その演算結果「80」が
Ｚレジスタに記憶される。さらに、ステツプS₂₄
に進みＺレジスタの内容が印字される。次に、ス
テツプS₂₅に進みｎレジスタの内容が＋１され
「ｎ＝１」が設定される。そして、ステツプS₂₆に
おいてｎレジスタの内容とＮ＋１とが比較され
る。この場合、ｎ≠＋１と判定され、前記ステツ
プS₂₂に戻り再度フラグが設定されているか否か
判定され、フラグは設定されたままであるため、
ステツプS₂₃に進みＸレジスタに記憶されている。
固定定数「0.8」とA₁レジスタに記憶されている
数値「150」との乗算が行なわれ、その演算結果
「120」がＺレジスタに記憶される。さらにステツ
プS₂₄に進みＺレジスタの内容が印字される。次
に、ステツプS₂₅に進みｎレジスタの内容が＋１
されて「ｎ＝２」が設定される。そして、ステツ
プS₂₆においてｎレジスタの内容とＮ＋１とが比
較される。この場合、ｎ≠Ｎ＋１と判定され前記
ステツプS₂₂に戻り再度フラグが設定されている
か判定される。以下同様にしてA₂ないしA₅レジ
スタに記憶されているデータに対して固定定数
「0.8」が乗算されて、その演算結果「160」「200」
「240」「800」がそれぞれ印字される。上記演算結
果「800」が印字された後、ｎレジスタの内容が
歩進され、ｎレジスタに「６」が設定される。こ
の結果、上記ステツプS₂₆において「ｎ＝Ｎ＋１」
と判定されてステツプS₂₇においてｎ及びＺレジ
スタに「０」が設定される。さらに、ステツプ
S₂₈に進んでＦレジスタのフラグが０クリアされ
て第７図に示したＫ^＊キーに対する処理は終了す
る。

次に、第４図に示した商品ＡないしＥに対する
定価に同一割増し金額「20」を加算する場合には
「20」をキー入力した後Ｋ^＊キーを操作する。上記
割増し金額「20」はＸレジスタに記憶される。ま
た、上記Ｋ^＊キーにより前記した第７図に示すフロ
ーチヤートの処理が開始される。まず、ステツプ
S₂₁においてＸレジスタに記憶されている割増し
金額「20」が印字される。次に、ステツプS₂₂に
おいて、Ｆレジスタにフラグ「１」が設定されて
いるか否か判定される。この場合、フラグは
「１」に設定されていないため、ステツプS₂₉に進
む。このステツプS₂₉において、Ｘレジスタに記
憶されている固定定数「20」とA₀レジスタに記
憶されている数値「100」との加算が行なわれ、
その演算結果「120」がＺレジスタに記憶される。
そして、ステツプS₂₄に進みＺレジスタに記憶さ
れている演算結果「120」が印字される。さらに、
ステツプS₂₅において、ｎレジスタの内容が＋１
されて「１」が計数される。そして、ステツプ
S₂₆において計数値ｎとＮ＋１とが比較される。
この場合、「ｎ≠Ｎ＋１」と判定され前記ステツ
プS₂₂に戻り再度Ｆレジスタにフラグ「１」が設
定されているか判定される。この場合、フラグは
設定されていないため、前記ステツプS₂₉に進み、
Ｘレジスタに記憶されている固定定数「20」と
A₁レジスタに記憶されている数値「150」との加
算が行なわれ、その演算結果「170」がＺレジス
タに記憶される。そして、ステツプS₂₄に進みＺ
レジスタに記憶されている演算結果「170」が印
字される。

以下ステツプS₂₅→S₂₆→S₂₂→……の処理が同
様に行なわれて、A₂ないしA₅レジスタに記憶さ
れているデータに対して固定定数「20」が加算さ
れて、その演算結果「220」、「270」、「320」、
「1100」がそれぞれ印字される。上記演算結果
「1100」が印字された後ｎレジスタの内容が歩進
され、ｎに「６」が設定される。この結果、上記
ステツプS₂₆において「ｎ＝Ｎ＋１」と判定され
てステツプS₂₇に進みｎ及びＺレジスタ「０」が
設定される。さらに、ステツプS₂₈に進んでＦレ
ジスタのフラグが０クリアされて第７図に示した
Ｋ^＊キーに対する処理は終了する。

以上詳述したようにこの考案によれば、複数の
数値データを入力して記憶手段の各レジスタに予
め記憶させておき、定数となるべき１つの数値デ
ータが入力されフアンクシヨンキーにより演算が
指定された際に、前記複数の数値データを順次読
み出し、数値データが読み出される毎に読み出さ
れたた数値データと前記入力された数値データと
を入力されたフアンクシヨンキーに従つて順次演
算させ、その演算結果を順次印字するようにした
ので、複数の数値データに対して１つの数値デー
タによる同一の演算を繰り返し実行して演算結果
を順次求める必要がある場合にも、一回の演算指
定操作を行なうだけでよく、演算操作を大幅に簡
単化できる。

【図面の簡単な説明】

図面はこの考案の一実施例を示すもので、第１
図は小型電子式計算機のシステム構成図、第２図
は第１図におけるCPUの詳細な構成を示す図、
第３図はRAM内の記憶内容を示す図、第４図は
商品ＡないしＥに対する定価等を示す図、第５図
ないし第７図はそれぞれ動作を示すフローチヤー
ト、第８図は表示状態を示す図である。１１……CPU、１２……入力制御部、１３…
…表示制御部、１４……印字制御部、２２……ア
ドレス指定回路、２４……制御回路、２５……演
算回路。

Claims

【実用新案登録請求の範囲】数値データを夫々記憶する複数のレジスタを備
えた記憶手段と、数値キー及びフアンクシヨンキーを備え、数値
データ及びフアンクシヨンデータを入力する入力
手段と、前記記憶手段の各レジスタに対する数値データ
の順次記憶を指定する記憶指定キーと、この記憶指定キーが操作された際に前記記憶手
段の各レジスタの内容をクリアするクリア手段
と、前記記憶指定キーの操作後に前記入力手段から
入力される数値データを前記記憶手段の各レジス
タに順次記憶させる手段と、演算の開始を指定する演算開始キーが操作され
た際に、前記記憶手段の各レジスタに記憶された
前記複数の数値データを順次読み出す読出手段
と、この読出手段から数値データが読み出される毎
に、読み出された数値データと前記数値キーによ
り入力された数値データとにより前記演算開始キ
ーの操作前に入力されたフアンクシヨンキーに対
応する演算を順次実行する演算手段と、この演算手段により演算された演算結果を順次
印字する印字手段とを具備したことを特徴とする定数計算機能を有する
小型電子式計算機。