JPS642310B2 - - Google Patents
Info
- Publication number
- JPS642310B2 JPS642310B2 JP55155277A JP15527780A JPS642310B2 JP S642310 B2 JPS642310 B2 JP S642310B2 JP 55155277 A JP55155277 A JP 55155277A JP 15527780 A JP15527780 A JP 15527780A JP S642310 B2 JPS642310 B2 JP S642310B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- wideband
- switch
- broadband
- modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims abstract description 14
- 238000010168 coupling process Methods 0.000 claims abstract description 14
- 238000005859 coupling reaction Methods 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6221—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Television Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Container Filling Or Packaging Operations (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Logic Circuits (AREA)
- Control And Other Processes For Unpacking Of Materials (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Description
本発明は、広い帯域幅の信号を選択的に切換
（通過接続）するためのスイツチ装置に関する。 このような広帯域スイツチ装置においては、該
スイツチ装置の入り導体を出導体と選択的に接続
する機能をなす結合点スイツチが、切換時間をで
きるだけ小さくすることもしくは例えば80MHz台
までの周波数を有する特にパルス変調されている
信号を切換できねばならないことに鑑みて、
ECL技術で実現されたスイツチ素子で構成する
ことができる（例えば、Pfann―schmidt著の
「Arbeits gesch windig keits grenzen von
Koppelnetzwerken fu¨r Breitband―
Digitalsignale」、Diss.TU Bswg1978および西独
特許公報2828662号明細書参照）。 この種の広帯域結合装置を用いて、例えばテレ
ビジヨンプログラムをこの種のプログラムを受信
しようとする加入者に、今日の通信技術の開発に
相応した方法で伝送することができる。つまり今
日の通信技術は、光導波体によつて形成される加
入者線を有する広帯域通信網を生んでいて、その
際加入者の側において各住宅ユニツトに１つづつ
所属する光導波体を星状に接続すると有利である
ことが示されている。この星状回路網は、（隣接
する電話交換局と空間的に一体化されていれば有
利である）広帯域交換局を加入者の住宅に接続
し、かつ当該の住宅ユニツトに対するすべての通
信サービスを処理する。また将来を保証されてい
る住宅装置に対して例えば少なくとも大体次に挙
げる通信性能の提供が問題になつている： 交換局によつて利用可能なすべてのテレビジヨ
ン信号源もしくは交換局において処理可能なテレ
ビジヨンプログラムに独立にアクセスできる３つ
のビデオ受信機用の３つのビデオチヤネル、 プログラム選択および場合に応じて相互間サー
ビスを処理するための３つの帰路ないし応答チヤ
ネル、 比較的大きな数の、超短波ラジオチヤネル（ス
テレオ）（NTZ32（1979年）３、第150頁〜153
頁）。 このような広帯域信号伝送においては、同一の
広帯域信号源を同時に多数の加入者装置に接続で
きなければならない場合があるし、また他方では
個々の広帯域信号源が過度に低オームに負荷され
たり、あるいは過度に大きな回路容量で負荷され
てはならないこと、言い換えるならば、任意に多
数の直接接続されている結合点スイツチもしくは
これら結合点スイツチを介して接続される加入者
装置により負荷することができないと言う認識か
ら出発して、本発明の目的は、高い周波数のパル
ス変調された広帯域信号をスイツチ装置の入力端
から出力端へ選択的に接続する結合点スイツチの
数を少なくすると共に、同一入力端を同時に多数
の出力端に接続できるようにすると共に入力端に
接続される広帯域信号源が過度に低インピーダン
スに負荷されたり、過度に大きな回路容量で負荷
されないようにすることである。 さらに本発明の目的は、パルス変調された広帯
域信号の信号源をそれぞれの関連する結合点スイ
ツチに接続する回路費用を低減することである。 本発明はECL論理素子で実現された結合点ス
イツチ回路（交換スイツチ回路）を有するパルス
変調された広帯域信号のための広帯域スイツチ装
置に関する。本発明による広帯域スイツチ装置
は、該広帯域スイツチ装置の個々の入力端を、そ
れぞれの入力端に所属していて、前記広帯域スイ
ツチ装置の種々の異なる出力分配端に導く結合点
スイツチに接続するために、常時開放されていて
否定付きの及び否定の付かない複数の出力端を有
するECL論理素子を設け、パルス変調された広
帯域信号が前記ECL論理素子の複数の縦続接続
を介し2n−２回（ただしｎ＝１、２、３………）
の否定されて供給される結合点スイツチとパルス
変調された広帯域信号が前記ECL論理素子の複
数の縦続接続を介して2n−１回（ｎ＝１、２、
３………）否定されて供給される結合点スイツチ
とを、パルス変調された広帯域信号の２値の値を
とり得る入力変数の信号を交換したとき互いに同
一論理出力を有するECL論理素子によつて形成
することを特徴とするものである。上記ECL論
理素子はアンド素子およびノア素子とするのが有
利である。 本発明によれば、広帯域スイツチ装置におい
て、入力端ならびにそれに接続されている広帯域
信号源をそれぞれ関連の結合点スイツチに接続す
るのに必要とされる回路技術面での費用を著しく
軽減できると言う利点が得られる。 次に、添付図面を参照して本発明の具体例に関
し詳細に説明する。 図面には、本発明の理解にとつて必要な範囲内
で広帯域スイツチ装置が略示されている。該スイ
ツチ装置の個々の入力導体Ｅ１，……，Epは、
結合点スイツチ１kq，……，pktを介して出力導
体Aq，……，At，……と接続可能である。なお
図面には示していないが、入力Ｅ１，……，Ep
には特にテレビジヨン・プログラム源とすること
ができる広帯域信号源を結合することができ、そ
して出力端Aq，……At，……は、例えば冒頭に
述べたような仕方でそれぞれ複数の通信を行なう
ことができるように構成されている加入者住居装
置に接続することができる。結合点スイツチ１
kq，……pkt，……はECL技術で製作されている
論理素子によつて形成することができる。なお、
図面には示していないが、これら論理素子は１つ
のチツプ上に複数個モノリシリツクに集積するこ
とができる。 個々の広帯域信号源が過度に低オームであつて
はならないこと、および大きなスイツチ容量で負
荷されてはならないこと、即ち、任意に大きな数
の直接々続される結合点スイツチもしくはこれら
結合点スイツチを介して結合される加入者装置に
より過度に負荷をかけられてはならないことから
出発して、広帯域スイツチ装置の個々の入力端Ｅ
１，……Epをそれぞれの入力に結合されて広帯
域スイツチ装置の異なつた出力端に引出される結
合点スイツチにフアン・アウト（扇形編出）する
ために、例えば「10101」型の常時トリガされる
ECL論理素子には、否定機能を有しない複数の
出力端ならびに否定機能を有する複数の出力端が
設けられている。したがつて、２段のフアン・ア
ウトの実施例の場合には、入力端Ｅ１は論理素子
Ｆ１ａの否定機能のない出力端および別の論理素
子Ｆ１ｂの否定機能のない出力端を介して、出力
Atに到る結合点スイツチ１ktに接続されると共
に論理素子Ｆ１ａの否定機能のない出力端および
別の論理素子Ｆ１ｂの否定出力端を介して出力
Asに到る結合点スイツチ１ksに接続され、論理
素子Ｆ１ａの否定出力および別の論理素子Ｆ１ｃ
の否定機能のない出力端を介して出力導体Alに
到る結合点スイツチ１klに接続され、そして論理
素子Ｆ１ａの否定出力端および別の論理素子Ｆ１
ｃの否定出力端を介して出力導体Aqに到る結合
点スイツチ１kqに接続されている。 同様の仕方で広帯域スイツチ装置の入力端Ep
は論理素子Fpa，FpbおよびFpcを介して広帯域
スイツチ装置の上述の出力導体At，As，Arおよ
びAqに到る結合点スイツチpkt，pks，pkrおよ
びpkqに接続されている。 このことと関連して次の点に注意されたい。上
述の論理素子Ｆ１ａ，……Fpc，……は、基本的
には１つの入力導体しか有する必要がなく図面に
も唯１つの入力導体として示されているが、しか
しながらさらに他の少なくとも１つの入力導体を
設けて１つの入力導体で該論理素子を対応の開放
信号を印加することにより常時開放にする、即ち
図面に示した広帯域信号路を介して信号伝送が可
能な状態に保持することができる。 上述のように、否定機能のない出力ならびに否
定機能を有する出力を利用することにより、広帯
域スイツチ装置の１つの入力端から、どのフア
ン・アウト分岐が等定の結合点スイツチに到つて
いるかに応じて、導通されるパルス変調された、
例えばパルス符号（PC）変調、パルス位相
（PP）変調された広帯域信号は上記分岐路で１回
または場合により多数回否定を受けたり、否定を
受けなかつたりする。この場合必要に応じ１つの
追加の否定によつて奇数回の否定を補償すること
ができる。しかしながら、別法として図面にも示
すように、広帯域信号が縦続接続関係で前置接続
されているECL論理素子で2n−２回の否定（こ
こでｎ＝１、２、……）を受ける結合点スイツ
チ、ならびに広帯域信号が縦続接続関係で前置接
続されているECL論理素子で2n−１回の否定
（ここでｎ＝１、２……）を受ける結合点スイツ
チを、パルス変調されている広帯域信号に関して
互いに相補関係にある論理機能を有するECL論
理素子（アンド素子およびノア素子）によつて形
成するのが合目的々である。ここでパルス変調さ
れた広帯域信号に関しての論理関数が互いに交換
された関係にあるとは、論理素子の真理値表でみ
て、広帯域信号に対応する入力変数の２つの値が
交換された関係にあることを意味する。したがつ
て、広帯域信号が入力端Ｅ１およびEpからの経
路で全然否定されているか、もしくは２回の否定
されている場合の結合点スイツチ１kt，…，pkt
および１kq，……，pkqは例えば1014型のアンド
素子から形成することができる。広帯域信号が入
力端Ｅ１，…Epからの経路で１回の否定または
奇数回の否定されている場合の結合点スイツチ１
ks，……pksおよび１kr，……pkrは例えば10102
型のノアゲートにより形成することができる。こ
のようにアンドゲートおよびノアゲートを用いて
構成すれば、論理関数はパルス変調された広帯域
信号に関して相互に交換された関係になるばかり
ではなく、その制御線を介して結合点スイツチに
印加される制御信号に関しても交換された関係が
達成され、このことはノアゲートによつて形成さ
れる結合点スイツチの制御入力端に対して制御
信号が否定された状態で供給されることを意味す
る。このことを制御信号Ｓおよびパルス変調され
た広帯域信号Ｂとの間の論理関数関係を示す次の
表を用いて説明する。 表の中でＢの欄はパルス変調された広帯域信号
の２進値を示しており、の欄は広帯域信号Ｂの
２進値のＯとＬを交換した場合を示しており、Ｓ
の欄は制御入力端に供給される制御信号の２進値
を示しており、の欄は制御信号の２進値のＯと
Ｌとを交換した場合を示している。なお１〜16の
欄および2′、3′、5′、14′、15′はＢとＳとを論理
結
合した論理関数の結果を示す。
（通過接続）するためのスイツチ装置に関する。 このような広帯域スイツチ装置においては、該
スイツチ装置の入り導体を出導体と選択的に接続
する機能をなす結合点スイツチが、切換時間をで
きるだけ小さくすることもしくは例えば80MHz台
までの周波数を有する特にパルス変調されている
信号を切換できねばならないことに鑑みて、
ECL技術で実現されたスイツチ素子で構成する
ことができる（例えば、Pfann―schmidt著の
「Arbeits gesch windig keits grenzen von
Koppelnetzwerken fu¨r Breitband―
Digitalsignale」、Diss.TU Bswg1978および西独
特許公報2828662号明細書参照）。 この種の広帯域結合装置を用いて、例えばテレ
ビジヨンプログラムをこの種のプログラムを受信
しようとする加入者に、今日の通信技術の開発に
相応した方法で伝送することができる。つまり今
日の通信技術は、光導波体によつて形成される加
入者線を有する広帯域通信網を生んでいて、その
際加入者の側において各住宅ユニツトに１つづつ
所属する光導波体を星状に接続すると有利である
ことが示されている。この星状回路網は、（隣接
する電話交換局と空間的に一体化されていれば有
利である）広帯域交換局を加入者の住宅に接続
し、かつ当該の住宅ユニツトに対するすべての通
信サービスを処理する。また将来を保証されてい
る住宅装置に対して例えば少なくとも大体次に挙
げる通信性能の提供が問題になつている： 交換局によつて利用可能なすべてのテレビジヨ
ン信号源もしくは交換局において処理可能なテレ
ビジヨンプログラムに独立にアクセスできる３つ
のビデオ受信機用の３つのビデオチヤネル、 プログラム選択および場合に応じて相互間サー
ビスを処理するための３つの帰路ないし応答チヤ
ネル、 比較的大きな数の、超短波ラジオチヤネル（ス
テレオ）（NTZ32（1979年）３、第150頁〜153
頁）。 このような広帯域信号伝送においては、同一の
広帯域信号源を同時に多数の加入者装置に接続で
きなければならない場合があるし、また他方では
個々の広帯域信号源が過度に低オームに負荷され
たり、あるいは過度に大きな回路容量で負荷され
てはならないこと、言い換えるならば、任意に多
数の直接接続されている結合点スイツチもしくは
これら結合点スイツチを介して接続される加入者
装置により負荷することができないと言う認識か
ら出発して、本発明の目的は、高い周波数のパル
ス変調された広帯域信号をスイツチ装置の入力端
から出力端へ選択的に接続する結合点スイツチの
数を少なくすると共に、同一入力端を同時に多数
の出力端に接続できるようにすると共に入力端に
接続される広帯域信号源が過度に低インピーダン
スに負荷されたり、過度に大きな回路容量で負荷
されないようにすることである。 さらに本発明の目的は、パルス変調された広帯
域信号の信号源をそれぞれの関連する結合点スイ
ツチに接続する回路費用を低減することである。 本発明はECL論理素子で実現された結合点ス
イツチ回路（交換スイツチ回路）を有するパルス
変調された広帯域信号のための広帯域スイツチ装
置に関する。本発明による広帯域スイツチ装置
は、該広帯域スイツチ装置の個々の入力端を、そ
れぞれの入力端に所属していて、前記広帯域スイ
ツチ装置の種々の異なる出力分配端に導く結合点
スイツチに接続するために、常時開放されていて
否定付きの及び否定の付かない複数の出力端を有
するECL論理素子を設け、パルス変調された広
帯域信号が前記ECL論理素子の複数の縦続接続
を介し2n−２回（ただしｎ＝１、２、３………）
の否定されて供給される結合点スイツチとパルス
変調された広帯域信号が前記ECL論理素子の複
数の縦続接続を介して2n−１回（ｎ＝１、２、
３………）否定されて供給される結合点スイツチ
とを、パルス変調された広帯域信号の２値の値を
とり得る入力変数の信号を交換したとき互いに同
一論理出力を有するECL論理素子によつて形成
することを特徴とするものである。上記ECL論
理素子はアンド素子およびノア素子とするのが有
利である。 本発明によれば、広帯域スイツチ装置におい
て、入力端ならびにそれに接続されている広帯域
信号源をそれぞれ関連の結合点スイツチに接続す
るのに必要とされる回路技術面での費用を著しく
軽減できると言う利点が得られる。 次に、添付図面を参照して本発明の具体例に関
し詳細に説明する。 図面には、本発明の理解にとつて必要な範囲内
で広帯域スイツチ装置が略示されている。該スイ
ツチ装置の個々の入力導体Ｅ１，……，Epは、
結合点スイツチ１kq，……，pktを介して出力導
体Aq，……，At，……と接続可能である。なお
図面には示していないが、入力Ｅ１，……，Ep
には特にテレビジヨン・プログラム源とすること
ができる広帯域信号源を結合することができ、そ
して出力端Aq，……At，……は、例えば冒頭に
述べたような仕方でそれぞれ複数の通信を行なう
ことができるように構成されている加入者住居装
置に接続することができる。結合点スイツチ１
kq，……pkt，……はECL技術で製作されている
論理素子によつて形成することができる。なお、
図面には示していないが、これら論理素子は１つ
のチツプ上に複数個モノリシリツクに集積するこ
とができる。 個々の広帯域信号源が過度に低オームであつて
はならないこと、および大きなスイツチ容量で負
荷されてはならないこと、即ち、任意に大きな数
の直接々続される結合点スイツチもしくはこれら
結合点スイツチを介して結合される加入者装置に
より過度に負荷をかけられてはならないことから
出発して、広帯域スイツチ装置の個々の入力端Ｅ
１，……Epをそれぞれの入力に結合されて広帯
域スイツチ装置の異なつた出力端に引出される結
合点スイツチにフアン・アウト（扇形編出）する
ために、例えば「10101」型の常時トリガされる
ECL論理素子には、否定機能を有しない複数の
出力端ならびに否定機能を有する複数の出力端が
設けられている。したがつて、２段のフアン・ア
ウトの実施例の場合には、入力端Ｅ１は論理素子
Ｆ１ａの否定機能のない出力端および別の論理素
子Ｆ１ｂの否定機能のない出力端を介して、出力
Atに到る結合点スイツチ１ktに接続されると共
に論理素子Ｆ１ａの否定機能のない出力端および
別の論理素子Ｆ１ｂの否定出力端を介して出力
Asに到る結合点スイツチ１ksに接続され、論理
素子Ｆ１ａの否定出力および別の論理素子Ｆ１ｃ
の否定機能のない出力端を介して出力導体Alに
到る結合点スイツチ１klに接続され、そして論理
素子Ｆ１ａの否定出力端および別の論理素子Ｆ１
ｃの否定出力端を介して出力導体Aqに到る結合
点スイツチ１kqに接続されている。 同様の仕方で広帯域スイツチ装置の入力端Ep
は論理素子Fpa，FpbおよびFpcを介して広帯域
スイツチ装置の上述の出力導体At，As，Arおよ
びAqに到る結合点スイツチpkt，pks，pkrおよ
びpkqに接続されている。 このことと関連して次の点に注意されたい。上
述の論理素子Ｆ１ａ，……Fpc，……は、基本的
には１つの入力導体しか有する必要がなく図面に
も唯１つの入力導体として示されているが、しか
しながらさらに他の少なくとも１つの入力導体を
設けて１つの入力導体で該論理素子を対応の開放
信号を印加することにより常時開放にする、即ち
図面に示した広帯域信号路を介して信号伝送が可
能な状態に保持することができる。 上述のように、否定機能のない出力ならびに否
定機能を有する出力を利用することにより、広帯
域スイツチ装置の１つの入力端から、どのフア
ン・アウト分岐が等定の結合点スイツチに到つて
いるかに応じて、導通されるパルス変調された、
例えばパルス符号（PC）変調、パルス位相
（PP）変調された広帯域信号は上記分岐路で１回
または場合により多数回否定を受けたり、否定を
受けなかつたりする。この場合必要に応じ１つの
追加の否定によつて奇数回の否定を補償すること
ができる。しかしながら、別法として図面にも示
すように、広帯域信号が縦続接続関係で前置接続
されているECL論理素子で2n−２回の否定（こ
こでｎ＝１、２、……）を受ける結合点スイツ
チ、ならびに広帯域信号が縦続接続関係で前置接
続されているECL論理素子で2n−１回の否定
（ここでｎ＝１、２……）を受ける結合点スイツ
チを、パルス変調されている広帯域信号に関して
互いに相補関係にある論理機能を有するECL論
理素子（アンド素子およびノア素子）によつて形
成するのが合目的々である。ここでパルス変調さ
れた広帯域信号に関しての論理関数が互いに交換
された関係にあるとは、論理素子の真理値表でみ
て、広帯域信号に対応する入力変数の２つの値が
交換された関係にあることを意味する。したがつ
て、広帯域信号が入力端Ｅ１およびEpからの経
路で全然否定されているか、もしくは２回の否定
されている場合の結合点スイツチ１kt，…，pkt
および１kq，……，pkqは例えば1014型のアンド
素子から形成することができる。広帯域信号が入
力端Ｅ１，…Epからの経路で１回の否定または
奇数回の否定されている場合の結合点スイツチ１
ks，……pksおよび１kr，……pkrは例えば10102
型のノアゲートにより形成することができる。こ
のようにアンドゲートおよびノアゲートを用いて
構成すれば、論理関数はパルス変調された広帯域
信号に関して相互に交換された関係になるばかり
ではなく、その制御線を介して結合点スイツチに
印加される制御信号に関しても交換された関係が
達成され、このことはノアゲートによつて形成さ
れる結合点スイツチの制御入力端に対して制御
信号が否定された状態で供給されることを意味す
る。このことを制御信号Ｓおよびパルス変調され
た広帯域信号Ｂとの間の論理関数関係を示す次の
表を用いて説明する。 表の中でＢの欄はパルス変調された広帯域信号
の２進値を示しており、の欄は広帯域信号Ｂの
２進値のＯとＬを交換した場合を示しており、Ｓ
の欄は制御入力端に供給される制御信号の２進値
を示しており、の欄は制御信号の２進値のＯと
Ｌとを交換した場合を示している。なお１〜16の
欄および2′、3′、5′、14′、15′はＢとＳとを論理
結
合した論理関数の結果を示す。
【表】
この表においてパルス変調された広帯域信号Ｂ
に関してのみ交換された論理関数は第２番目
（NOR）と第３番目（NOT＋NOR）
に関してのみ交換された論理関数は第２番目
（NOR）と第３番目（NOT＋NOR）
【表】
【表】
又は第12番（NAND）と第15番（OR）等が成
立つ。 結合点スイツチ１kq，……pkt，……の制御線
ｓおよびは図面には示していないが、それぞれ
１行の結合点スイツチ、例えば結合点スイツチ１
kt，………pktの個々の出力に関連して設けられ
ている制御デコーダに接続することができ、該デ
コーダから個々の結合点スイツチは、時間的に正
しく供給される制御パルスによりパルス状に導通
状態にすることができる。
立つ。 結合点スイツチ１kq，……pkt，……の制御線
ｓおよびは図面には示していないが、それぞれ
１行の結合点スイツチ、例えば結合点スイツチ１
kt，………pktの個々の出力に関連して設けられ
ている制御デコーダに接続することができ、該デ
コーダから個々の結合点スイツチは、時間的に正
しく供給される制御パルスによりパルス状に導通
状態にすることができる。
図面は本発明による広帯域信号スイツチ装置の
１実施例を示す回路略図である。 １ｋ〜pk…結合点スイツチ、Ｅ…入力端、Ａ
…出力端、Ｆ…論理回路。
１実施例を示す回路略図である。 １ｋ〜pk…結合点スイツチ、Ｅ…入力端、Ａ
…出力端、Ｆ…論理回路。
Claims (1)
- 【特許請求の範囲】 １ ECL論理素子で構成された結合点スイツチ
回路を有するパルス変調された広帯域信号のため
の広帯域スイツチ装置において、 広帯域スイツチ装置の個々の入力端Ｅ１………
Epを、それぞれの入力端に所属していて、前記
広帯域スイツチ装置の種々の異なる出力分配端…
Aq…At…に導く結合点スイツチ…pkq…pkt…に
接続するために、常時開放されていて否定付きの
及び否定の付かない複数の出力端を有するECL
論理素子Fpa，Fpb，Fpcを設け、 パルス変調された広帯域信号が前記ECL論理
素子Fpa，Fpb，Fpcの複数の縦続接続を介して
2n−２回（ただしｎ＝１、２、３………）の否
定されて供給される結合点スイツチpkt，pkqと、
パルス変調された広帯域信号が前記ECL論理素
子Fpa，Fpb，Fpcの複数の縦続接続を介して2n
−１回（ｎ＝１、２、３……）否定されて供給さ
れる結合点スイツチpkr，pksとを、パルス変調
された広帯域信号の２値をとり得る入力変数の信
号を交換したとき互いに同一論理出力を有する
ECL論理素子によつて形成することを特徴とす
る広帯域スイツチ装置。 ２ 結合点スイツチをアンド素子およびノア素子
で形成した特許請求の範囲第１項記載の広帯域ス
イツチ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2944794A DE2944794C2 (de) | 1979-11-06 | 1979-11-06 | Breitband-Koppelanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676669A JPS5676669A (en) | 1981-06-24 |
| JPS642310B2 true JPS642310B2 (ja) | 1989-01-17 |
Family
ID=6085278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15527780A Granted JPS5676669A (en) | 1979-11-06 | 1980-11-06 | Wide band switching device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4331950A (ja) |
| EP (1) | EP0028415B1 (ja) |
| JP (1) | JPS5676669A (ja) |
| AT (1) | ATE6824T1 (ja) |
| DE (2) | DE2944794C2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3109470C2 (de) * | 1981-03-12 | 1983-09-29 | Siemens AG, 1000 Berlin und 8000 München | Breitband-Vermittlungssystem |
| US4402008A (en) * | 1981-08-27 | 1983-08-30 | Bell Telephone Laboratories, Incorporated | Wideband switching architecture |
| DE3204900C2 (de) * | 1982-02-12 | 1983-12-15 | Siemens AG, 1000 Berlin und 8000 München | Koppelanordnung |
| DE3211242C2 (de) * | 1982-03-26 | 1985-07-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren für eine optische Zeitmultiplex-Übertragung über einen Lichtleiter eines Vermittlungssystems insbesondere Fernsprech-Vermittlungssystems |
| DE3211966C2 (de) * | 1982-03-31 | 1985-07-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren für eine optische Zeitmultiplex-Übertragung über einen Lichtleiter eines Vermittlungssystems insbesondere Fernsprech-Vermittlungssystems |
| DE3221943A1 (de) * | 1982-03-31 | 1983-12-15 | Siemens AG, 1000 Berlin und 8000 München | Verfahren fuer eine optische zeitmultiplex-uebertragung ueber einen lichtleiter eines vermittlungssystems insbesondere fernsprech-vermittlungssystems |
| EP0148395B1 (de) * | 1984-01-05 | 1991-02-06 | ANT Nachrichtentechnik GmbH | Breitbandkoppelfeld in Matrixform |
| US4635250A (en) * | 1984-04-13 | 1987-01-06 | International Business Machines Corporation | Full-duplex one-sided cross-point switch |
| US4700187A (en) * | 1985-12-02 | 1987-10-13 | Concurrent Logic, Inc. | Programmable, asynchronous logic cell and array |
| US5155389A (en) * | 1986-11-07 | 1992-10-13 | Concurrent Logic, Inc. | Programmable logic cell and array |
| US5019736A (en) * | 1986-11-07 | 1991-05-28 | Concurrent Logic, Inc. | Programmable logic cell and array |
| US5089973A (en) * | 1986-11-07 | 1992-02-18 | Apple Computer Inc. | Programmable logic cell and array |
| US4918440A (en) * | 1986-11-07 | 1990-04-17 | Furtek Frederick C | Programmable logic cell and array |
| US4970507A (en) * | 1989-03-17 | 1990-11-13 | Gte Laboratories Incorporated | Broadband switching matrix for delay equalization and elimination of inversion |
| US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2828662C2 (de) * | 1978-06-29 | 1980-02-28 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum wahlweisen Durchschalten oder Sperren von Signalen hoher Bandbreite |
-
1979
- 1979-11-06 DE DE2944794A patent/DE2944794C2/de not_active Expired
-
1980
- 1980-11-03 AT AT80106753T patent/ATE6824T1/de not_active IP Right Cessation
- 1980-11-03 DE DE8080106753T patent/DE3067180D1/de not_active Expired
- 1980-11-03 EP EP80106753A patent/EP0028415B1/de not_active Expired
- 1980-11-04 US US06/203,977 patent/US4331950A/en not_active Expired - Lifetime
- 1980-11-06 JP JP15527780A patent/JPS5676669A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4331950A (en) | 1982-05-25 |
| ATE6824T1 (de) | 1984-04-15 |
| DE2944794C2 (de) | 1981-11-12 |
| EP0028415A1 (de) | 1981-05-13 |
| DE2944794B1 (de) | 1981-01-22 |
| DE3067180D1 (en) | 1984-04-26 |
| JPS5676669A (en) | 1981-06-24 |
| EP0028415B1 (de) | 1984-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS642310B2 (ja) | ||
| KR101757093B1 (ko) | 스위칭가능 신호 라우팅 회로 | |
| US5450224A (en) | Method and arrangement for optical switching | |
| US4345273A (en) | Broad band switching system | |
| KR970702678A (ko) | 광통신 네트워크 및 그 작동방법(optical telecommunications network) | |
| CN105829934B (zh) | 光信号控制、光开关矩阵控制方法及装置 | |
| KR0142190B1 (ko) | 방송네트워크 | |
| US3906164A (en) | Digital switching networks with feed-back link for alternate routing | |
| US3032723A (en) | High speed microwave switching networks | |
| GB2109196A (en) | Wideband switching systems | |
| US5285202A (en) | Broadband switch using deactivated crosspoints for establishing switching paths | |
| JPS62193395A (ja) | 広帯域信号−空間結合装置 | |
| HU194667B (en) | Wide-band, space-split signal-switching apparatus | |
| US6021234A (en) | Interconnection apparatus having an electrical or optical signal bus | |
| US6731830B2 (en) | Asymmetric compatible network element | |
| FI84770C (fi) | Bredbandssignal -kopplingsanordning. | |
| US5737103A (en) | Reducing crosstalk in optical cross-connects by appropriate configuration unused switch elements | |
| US3573388A (en) | Marker controlled electronic crosspoint | |
| HU197133B (en) | Method and apparatus for switching over wide-band signals | |
| US20040240883A1 (en) | Scalable, modular, strictly non-blocking electro-optical cross connect core | |
| US4998101A (en) | Broadband signal switching matrix network | |
| US6995656B2 (en) | Switching device comprising local decoding means | |
| NO851434L (no) | Brytermatrise. | |
| Sharony et al. | The universality of multidimensional switching networks | |
| US7245606B2 (en) | Switching device comprising a common voltage reference path |