JPS6427742U - - Google Patents
Info
- Publication number
- JPS6427742U JPS6427742U JP12193287U JP12193287U JPS6427742U JP S6427742 U JPS6427742 U JP S6427742U JP 12193287 U JP12193287 U JP 12193287U JP 12193287 U JP12193287 U JP 12193287U JP S6427742 U JPS6427742 U JP S6427742U
- Authority
- JP
- Japan
- Prior art keywords
- data
- register group
- decoder
- response
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図はこの考案の一実施例によるランプ点灯
制御装置の構成図、第２図は従来のランプ点灯制
御装置の構成図である。 図中、１はマイクロプロセツサ、２はアドレス
デコーダ、３はレジスト群、４はシフトレジスタ
群である。なお、各図中同一符号は同一又は相当
部分を示す。
制御装置の構成図、第２図は従来のランプ点灯制
御装置の構成図である。 図中、１はマイクロプロセツサ、２はアドレス
デコーダ、３はレジスト群、４はシフトレジスタ
群である。なお、各図中同一符号は同一又は相当
部分を示す。
Claims (1)
- マイクロプロセツサからのアドレス信号をデコ
ードするデコーダと、このデコーダからの出力に
よつてデータが格納され、タイミング信号を受け
てデータが読み出され、時分割転送するレジスタ
群と、上記タイミング信号を出力し、上記時分割
転送されたデータを受け、これをパラレルデータ
に変換するシフトレジスタ群とを備え、上記所定
のアドレス信号により上記レジスタ群からのデー
タに対応した所定をランプを点灯させるようにし
たことを特徴とするランプ点灯制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12193287U JPS6427742U (ja) | 1987-08-07 | 1987-08-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12193287U JPS6427742U (ja) | 1987-08-07 | 1987-08-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6427742U true JPS6427742U (ja) | 1989-02-17 |
Family
ID=31369393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12193287U Pending JPS6427742U (ja) | 1987-08-07 | 1987-08-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6427742U (ja) |
-
1987
- 1987-08-07 JP JP12193287U patent/JPS6427742U/ja active Pending