JPS6430930U - - Google Patents
Info
- Publication number
- JPS6430930U JPS6430930U JP12578487U JP12578487U JPS6430930U JP S6430930 U JPS6430930 U JP S6430930U JP 12578487 U JP12578487 U JP 12578487U JP 12578487 U JP12578487 U JP 12578487U JP S6430930 U JPS6430930 U JP S6430930U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- output
- phase
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図は本考案の一実施例を示すブロツク図、
第2図は従来の技術によるデジタルPLL回路の
一例を示すブロツク図、第3図aおよびbはそれ
ぞれ本考案の一実施例および従来の技術の例によ
る入出力信号のタイミング説明図である。 1…固定周波数発振器、2…第一のサンプルタ
イミング発生回路、3…第二のサンプルタイミン
グ発生回路、4…カウンタ、5…出力レベル切換
回路、6…位相比較器、7…判定回路、8…ラツ
チ回路。
第2図は従来の技術によるデジタルPLL回路の
一例を示すブロツク図、第3図aおよびbはそれ
ぞれ本考案の一実施例および従来の技術の例によ
る入出力信号のタイミング説明図である。 1…固定周波数発振器、2…第一のサンプルタ
イミング発生回路、3…第二のサンプルタイミン
グ発生回路、4…カウンタ、5…出力レベル切換
回路、6…位相比較器、7…判定回路、8…ラツ
チ回路。
Claims (1)
- 固定周波数発振器の出力が印加されるカウンタ
の値から入出力信号の位相差を読みとり、その値
により出力信号の位相を制御する方式のデジタル
PLL回路において、前記固定周波数発振器出力
の1周期のうちあらかじめ定められたタイミング
で入力信号をサンプリングするタイミング信号を
位相比較器へ出力する第一のサンプルタイミング
発生回路と、前記固定周波数発振器出力の1周期
のうち前記第一のタイミングと異なる第二のタイ
ミングで入力信号をサンプリングするタイミング
信号を前記位相比較器へ出力する第二のサンプル
タイミング発生回路とを備えてなることを特徴と
するデジタルPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12578487U JPS6430930U (ja) | 1987-08-18 | 1987-08-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12578487U JPS6430930U (ja) | 1987-08-18 | 1987-08-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6430930U true JPS6430930U (ja) | 1989-02-27 |
Family
ID=31376699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12578487U Pending JPS6430930U (ja) | 1987-08-18 | 1987-08-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6430930U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225927A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | デジタルロジツクpll回路の位相比較器 |
-
1987
- 1987-08-18 JP JP12578487U patent/JPS6430930U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225927A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | デジタルロジツクpll回路の位相比較器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5614727A (en) | Phase comparator of digital pll circuit | |
| JPS63181037U (ja) | ||
| JPS6157747U (ja) | ||
| JPS6356826U (ja) | ||
| JPS633644U (ja) | ||
| JPS60148973U (ja) | デイフアレンシヤルオメガ補正装置 | |
| JP2503619B2 (ja) | フエ―ズロツクル―プ装置 | |
| JPS6314170U (ja) | ||
| JPS62147929U (ja) | ||
| JPS59129227U (ja) | デイジタル位相同期回路 | |
| JPS63118647U (ja) | ||
| JPS62177129U (ja) | ||
| JPS6065681U (ja) | 周波数弁別回路 | |
| JPH026267U (ja) | ||
| JPH0243031U (ja) | ||
| JPS62178629U (ja) | ||
| JPS6047357U (ja) | クロック作成回路 | |
| JPS621438U (ja) | ||
| JPS62168165U (ja) | ||
| JPS6381430U (ja) | ||
| JPS62128373U (ja) | ||
| JPS62173878U (ja) | ||
| JPS63114505U (ja) | ||
| JPH0226823U (ja) | ||
| JPH0326191U (ja) |