JPS643273B2 - - Google Patents

Info

Publication number
JPS643273B2
JPS643273B2 JP57082333A JP8233382A JPS643273B2 JP S643273 B2 JPS643273 B2 JP S643273B2 JP 57082333 A JP57082333 A JP 57082333A JP 8233382 A JP8233382 A JP 8233382A JP S643273 B2 JPS643273 B2 JP S643273B2
Authority
JP
Japan
Prior art keywords
image
memory
color conversion
color
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57082333A
Other languages
Japanese (ja)
Other versions
JPS58199387A (en
Inventor
Hiroshi Takigawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57082333A priority Critical patent/JPS58199387A/en
Publication of JPS58199387A publication Critical patent/JPS58199387A/en
Publication of JPS643273B2 publication Critical patent/JPS643273B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 本発明は、1画面の中を任意の形状で複数に分
割して、相異なる性質の画像を混合表示すること
ができ、かつ多様な色の画像を少ないメモリ容量
で表示できるようにした画像表示装置に関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention is capable of dividing one screen into multiple parts in an arbitrary shape, displaying a mixture of images with different properties, and displaying images of various colors with a small memory capacity. The present invention relates to an image display device capable of displaying images.

従来、一画面上に性質の異なる複数の情報、例
えば白黒の文字と色を有する図形、を同時に表示
するには主として以下に述べる二つの方法がとら
れていた。
Conventionally, the following two methods have been mainly used to simultaneously display a plurality of pieces of information with different properties, for example, black and white characters and colored figures, on one screen.

第1図はその第一の方法による従来の画像表示
装置の構成例を示すもので、1,2および3は画
像メモリ、4は合成回路を示し、情報毎に異なる
メモリ1,2,3を用い、これを合成回路4で合
成して重畳表示するものである。この方法は例え
ば文字には1ビツト/画素のメモリ、図形には3
ビツト/画素のメモリを用いるため、常に4ビツ
ト/画素のメモリを持たなければならない。
FIG. 1 shows an example of the configuration of a conventional image display device according to the first method. 1, 2, and 3 are image memories, and 4 is a synthesis circuit. Different memories 1, 2, and 3 are used for each piece of information. The synthesizer circuit 4 synthesizes these signals and displays them in a superimposed manner. This method uses, for example, 1 bit/pixel memory for characters and 3 bits/pixel memory for graphics.
Since a bit/pixel memory is used, it is always necessary to have a 4 bit/pixel memory.

第2図はその第二の方法による従来の画素表示
装置の構成例を示すもので、1つのメモリを上下
2つに分割して上部5を文字エリアとして文字を
書き込み、下部6を図形エリアとして図形を書き
込む方法である。画像を表示する際には、メモリ
外部の信号発生回路から発生される切替信号によ
つて色の有無などを切替える。しかし、この方法
では信号発生回路を簡単化するため、上下、左右
などのような簡単な分割しかできない欠点があ
る。
Figure 2 shows an example of the configuration of a conventional pixel display device using the second method, in which one memory is divided into upper and lower parts, the upper part 5 is used as a character area to write characters, and the lower part 6 is used as a graphic area. This is a method of writing shapes. When displaying an image, the presence or absence of color is switched by a switching signal generated from a signal generating circuit outside the memory. However, this method has the drawback that in order to simplify the signal generation circuit, only simple divisions such as vertical, horizontal, etc. are possible.

第3図は少ないメモリ容量で多様な色を表示す
るために使用される従来の色変換回路の構成例を
示すもので、色符号入力7を復号器8で復号して
赤信号出力9、緑信号出力10、青信号出力11
を得るようにしたものであるが、従来は1つのメ
モリに1回路が固定的に接続されており、表示す
る色の組合せを変えるには、色変換回路内のメモ
リテーブルを入れ換える必要があつた。
Figure 3 shows a configuration example of a conventional color conversion circuit used to display a variety of colors with a small memory capacity.The color code input 7 is decoded by a decoder 8 to output a red signal 9, a green signal, and a green signal. Signal output 10, green signal output 11
However, in the past, one circuit was fixedly connected to one memory, and in order to change the combination of colors to be displayed, it was necessary to replace the memory table in the color conversion circuit. .

本発明はこれらの欠点を除去するために、メモ
リの1画素毎に制御ビツトを設け、この制御ビツ
トを参照することによりメモリの使用法を変化さ
せ、かつ複数の色変換回路とメモリ出力との間に
スイツチを設け、メモリの各ビツトと色変換回路
入力との接続を可変とするようにしたもので以下
図面を用いて詳細に説明する。
In order to eliminate these drawbacks, the present invention provides a control bit for each pixel of the memory, changes the usage of the memory by referring to this control bit, and connects multiple color conversion circuits and memory outputs. A switch is provided in between to make the connection between each bit of the memory and the input of the color conversion circuit variable, and will be explained in detail below with reference to the drawings.

第4図は本発明に用いる画像メモリの1アドレ
スの内容についての割り付け例を示す構成図で、
12は制御ビツト、それ以外の部分13が画像デ
ータを示す画像ビツトである。制御ビツト12に
は例えば画像ビツトの分割法を示すバイナリ番号
が書込まれる。
FIG. 4 is a configuration diagram showing an example of allocation of the contents of one address of the image memory used in the present invention.
12 is a control bit, and the other part 13 is an image bit indicating image data. For example, a binary number indicating the method of dividing the image bits is written into the control bit 12.

第5図は画像ビツトの分割例を示すもので、イ
は高解像度表示モードであり、A、B、C、Dの
各ビツトは画面上では第6図に示す位置関係にあ
る。このモードでは1画素当りのドツト数は少い
が、1メモリアドレスで4画素分の情報が記憶さ
れる。ロは自然画像表示モードであつて、1メモ
リアドレスで1画素分の情報(赤成分R、緑成分
G、青成分B)が記憶される。ハはマルチフレー
ム表示モードであり、この場合も1メモリアドレ
スが1画素に対応するが、F1〜F4のように複数
の画像の切替え又は重畳表示が可能である。例と
しては背景となる画像の上に文字等を重畳して表
示することができる。このようにすると、文字の
みを書き替える時には文字情報のみを与えればよ
く、背景部分の情報を再度書き替える必要がな
い。
FIG. 5 shows an example of the division of image bits. A is a high-resolution display mode, and each bit of A, B, C, and D has the positional relationship shown in FIG. 6 on the screen. In this mode, the number of dots per pixel is small, but one memory address stores information for four pixels. B is a natural image display mode, in which information for one pixel (red component R, green component G, blue component B) is stored at one memory address. C is a multi-frame display mode, in which one memory address also corresponds to one pixel, but multiple images can be switched or displayed in a superimposed manner as in F1 to F4. For example, characters or the like can be displayed superimposed on a background image. In this way, when only characters are to be rewritten, only the character information needs to be provided, and there is no need to rewrite the background information.

第6図は高解像度表示モードの画素配置例を示
すもので、14は高解像度画素、15は標準解像
度画素を示している。
FIG. 6 shows an example of pixel arrangement in the high resolution display mode, where 14 indicates a high resolution pixel and 15 indicates a standard resolution pixel.

本発明の第一の特徴は、上記のような各種の表
示モードを1つのメモリ上に共存させることがで
き、さらに1メモリアドレス毎に制御ビツト12
が付加されているので1メモリアドレス単位で任
意の形状の表示モードエリアが実現できることで
ある。
The first feature of the present invention is that the various display modes described above can coexist on one memory, and furthermore, the control bits 12 are set for each memory address.
Since this is added, a display mode area of any shape can be realized in units of one memory address.

第7図は本発明による表示画面構成の一例を示
すもので、16は高解像度エリア、17は自然画
エリア、18はマルチフレームエリアを示し、1
9及び20は例えば第1のフレームに書かれた図
形及び第2のフレームに書かれた図形を示す。
FIG. 7 shows an example of the display screen configuration according to the present invention, in which 16 is a high-resolution area, 17 is a natural image area, 18 is a multi-frame area, and 1
9 and 20 indicate, for example, a figure written in the first frame and a figure written in the second frame.

本発明によれば、表示のためにメモリを順次読
み出す際に制御ビツト12を参照することによ
り、当該アドレスの内容がどの表示モードである
かを容易に知ることが可能であり、図示のような
複雑な形状の表示モードエリアに容易に画像表示
を行うことができるものである。
According to the present invention, by referring to the control bits 12 when sequentially reading out the memory for display, it is possible to easily know which display mode the content of the address is in. It is possible to easily display an image in a complex-shaped display mode area.

本発明の第二の特徴は、色変換回路と画像ビツ
トとの対応を可能にしたことである。
The second feature of the present invention is that it enables correspondence between color conversion circuits and image bits.

第8図は本発明に使用する色変換回路の構成の
一例を示すもので、21は画像メモリ、22は切
替スイツチ、23は色変換回路を示し、画像メモ
リ21から得られる画像ビツト出力13と複数の
色変換回路23との間に切替スイツチ22を設け
て接続関係を変えられるようにしているので、そ
れぞれの色変換回路の色組合せを異なるようにし
ておけば、接続を変えるだけで該当するフレーム
(分割された画像ビツトの1群)の色合せを変え
ることができ、例えば画面上に表示されている文
字、図形等の色を瞬時にして変えることができ
る。
FIG. 8 shows an example of the configuration of a color conversion circuit used in the present invention. Reference numeral 21 indicates an image memory, 22 indicates a changeover switch, and 23 indicates a color conversion circuit. Since a changeover switch 22 is provided between a plurality of color conversion circuits 23 so that the connection relationship can be changed, if the color combinations of each color conversion circuit are made different, the corresponding color can be achieved simply by changing the connection. It is possible to change the color combination of a frame (a group of divided image bits), and for example, it is possible to instantly change the color of characters, figures, etc. displayed on the screen.

なお、色変換回路のメモリテーブルは8色の場
合で高々192ビツト(赤、緑、青各8ビツト出力)
であるから、これを複数個持つことは経済的負担
とはならない。
Note that the memory table of the color conversion circuit is 192 bits at most in the case of 8 colors (8 bits each of red, green, and blue output).
Therefore, having more than one of these is not an economic burden.

以上説明したように、本発明によれば、制御ビ
ツト12を用いて1画面の中を任意の形状で複数
に分割し、相異なる性質の画像、例えば高解像度
の文字・図形等と多色多階調を持つ自然画像など
をメモリ容量を増すことなく混合表示することが
でき、さらに画像ビツトと色変換回路との対応を
変えることができるので、多様な色の画像を少な
いメモリ容量で表示できる利点がある。
As explained above, according to the present invention, one screen is divided into a plurality of parts in an arbitrary shape using the control bit 12, and images with different properties, such as high-resolution characters and figures, and multicolored multicolored Natural images with gradations can be displayed in a mixed manner without increasing memory capacity, and since the correspondence between image bits and color conversion circuits can be changed, images with a variety of colors can be displayed with a small memory capacity. There are advantages.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は従来の画像表示装置の構成
例を示す図、第3図は従来の色変換回路の構成例
を示す図、第4図は本発明に用いる画像メモリの
一例の構成図、第5図は本発明に用いる画像ビツ
トの分割例を示す図、第6図は高解像度表示モー
ドの画素配置例、第7図は本発明による表示画面
構成の一例を示す図、第8図は本発明に使用する
色変換回路の構成の一例を示す図である。 1,2,3……画像メモリ、4……信号合成回
路、5……文字エリア、6……図形エリア、7…
…色符号入力、8……復号器、9……赤信号出
力、10……緑信号出力、11……青信号出力、
12……制御ビツト、13……画像ビツト、14
……高解像度画素、15……標準解像度画素、1
6……高解像度エリア、17……自然画エリア、
18……マルチフレームエリア、19……第1の
フレームに書かれた図形、20……第2のフレー
ムに書かれた図形、21……画像メモリ、22…
…切替スイツチ、23……色変換回路。
1 and 2 are diagrams showing an example of the configuration of a conventional image display device, FIG. 3 is a diagram showing an example of the configuration of a conventional color conversion circuit, and FIG. 4 is a diagram showing an example of the configuration of an image memory used in the present invention. 5 is a diagram showing an example of dividing image bits used in the present invention, FIG. 6 is a diagram showing an example of pixel arrangement in high resolution display mode, FIG. 7 is a diagram showing an example of the display screen configuration according to the present invention, and FIG. The figure is a diagram showing an example of the configuration of a color conversion circuit used in the present invention. 1, 2, 3...Image memory, 4...Signal synthesis circuit, 5...Character area, 6...Graphic area, 7...
...Color code input, 8...Decoder, 9...Red signal output, 10...Green signal output, 11...Blue signal output,
12...Control bit, 13...Image bit, 14
...High resolution pixel, 15...Standard resolution pixel, 1
6...High resolution area, 17...Natural image area,
18... Multi-frame area, 19... Figure written in the first frame, 20... Figure written in the second frame, 21... Image memory, 22...
...Selector switch, 23...Color conversion circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 画像信号を記憶させる画像メモリに蓄積され
たデータを繰返し読み出して表示デバイスに画像
を表示する装置において、画像メモリの各々のメ
モリアドレスに1対1にそれぞれ対応する1個又
は複数個の制御ビツトを設け、その制御ビツトに
より当該アドレスに属する制御ビツト以外のビツ
トの分割法又は使用種別を指定し、その指定に基
づく画像メモリ出力群と、色符号入力を表示色に
対応した出力信号に変換する複数個の色変換回路
よりなる色変換回路群とを任意の組合せで接続し
うるように構成したことを特徴とする画像表示装
置。
1. In a device that repeatedly reads data stored in an image memory for storing image signals and displays an image on a display device, one or more control bits correspond one-to-one to each memory address of the image memory. The control bit specifies the division method or usage type of bits other than the control bit belonging to the address, and converts the image memory output group and color code input into an output signal corresponding to the display color based on the specification. An image display device characterized in that it is configured such that a color conversion circuit group consisting of a plurality of color conversion circuits can be connected in any combination.
JP57082333A 1982-05-18 1982-05-18 Image display Granted JPS58199387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57082333A JPS58199387A (en) 1982-05-18 1982-05-18 Image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57082333A JPS58199387A (en) 1982-05-18 1982-05-18 Image display

Publications (2)

Publication Number Publication Date
JPS58199387A JPS58199387A (en) 1983-11-19
JPS643273B2 true JPS643273B2 (en) 1989-01-20

Family

ID=13771628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57082333A Granted JPS58199387A (en) 1982-05-18 1982-05-18 Image display

Country Status (1)

Country Link
JP (1) JPS58199387A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04505811A (en) * 1987-12-31 1992-10-08 ドルゴフ,ユージーン Improved video display system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133983A (en) * 1984-12-04 1986-06-21 シャープ株式会社 Image display unit
JPS61248089A (en) * 1985-04-26 1986-11-05 株式会社日立製作所 Display color controller
JPS6251388U (en) * 1985-09-17 1987-03-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04505811A (en) * 1987-12-31 1992-10-08 ドルゴフ,ユージーン Improved video display system

Also Published As

Publication number Publication date
JPS58199387A (en) 1983-11-19

Similar Documents

Publication Publication Date Title
US4712099A (en) Color-signal converting circuit
GB2195519A (en) Enhanced video graphics controller
JPH0222957B2 (en)
JPH0631937B2 (en) Display device
US4570161A (en) Raster scan digital display system
US5250928A (en) Graphics decoder
CA1244160A (en) Character and pattern display system
JPH01321578A (en) Picture display system
JPS5948393B2 (en) display device
EP0400990B1 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPS58199387A (en) Image display
US4857909A (en) Image display apparatus
US20050057582A1 (en) Image signal processor circuit and portable terminal device
WO1985002704A1 (en) Video display system with increased horizontal resolution
JPS6146988A (en) Display function expander
JPH0413894Y2 (en)
EP0185328A2 (en) Display control system
JPS5968781A (en) Selective display system for ram data
JPS6146987A (en) Display function expander
JPS6359154B2 (en)
JPH0121512B2 (en)
JPS628790B2 (en)
JPH10254415A (en) Liquid crystal display device and image signal processing device
JPS6146985A (en) Display function expander
JPH0556407A (en) On-screen display controller