JPS643372B2 - - Google Patents
Info
- Publication number
- JPS643372B2 JPS643372B2 JP56074301A JP7430181A JPS643372B2 JP S643372 B2 JPS643372 B2 JP S643372B2 JP 56074301 A JP56074301 A JP 56074301A JP 7430181 A JP7430181 A JP 7430181A JP S643372 B2 JPS643372 B2 JP S643372B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- timing
- output
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000000605 extraction Methods 0.000 claims description 7
- 238000009499 grossing Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/02—Demodulating pulses which have been modulated with a continuously-variable signal of amplitude-modulated pulses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、パルス振幅変調（PAM）信号の受
信部で使用されるタイミング抽出回路に関する。 一般に離散的なＬ個の振幅値を有するＬレベル
のPAM信号を受信する場合は、受信信号を正し
いタイミング時点でサンプルして、タイミング時
点の振幅レベルを判定する必要がある。この場
合、正しいサンプル位置を決めるためのタイミン
グ信号が必要となる。タイミング信号は、通常受
信信号自身から何らかの形で抽出する自己タイミ
ング方式によつて得られる。従来の自己タイミン
グ方式の１つに、非線形抽出法がある。これは、
受信されたPAM信号に２乗操作等の非線形操作
を施すとクロツク周波数位置に輝線スペクトルが
生ずるという性質を利用してタイミング抽出する
ものである。このため、非線形操作を行なう非線
形回路を必要とし、さらにクロツク周波数位置に
生じた輝線スペクトルを通過させる帯域フイルタ
および輝線スペクトルのレベル変動を除去するた
めの振幅制限回路が必要である。このため、回路
が複雑であるという欠点がある。また、上述の非
線形回路および振幅制限回路等は、高周波領域で
は動作不全を起こし易い。そのため、抽出された
タイミング信号に不必要な位相雑音が混入しやす
いという欠点がある。 従来のもう１つの自己タイミング方式に、最尤
検出法がある。この方式は、受信PAM信号を微
分して微分波形の零交叉点にタイミング位置が来
るようにタイミング信号発生回路を制御するもの
である。この方式は、前述のような非線形回路を
必要とせず、しかも、タイミング信号発生部には
通常電圧制御発振器が使用されるため、常に一定
振幅のタイミング信号が得られ、振幅制限に伴な
う余分な位相雑音が混入してこないという特徴が
ある。しかし、微分回路および微分波形のサンプ
ル値（あるいはサンプル値の極性信号）を保持す
るサンプルホールド回路が必要であるため、回路
規模が大でかつ複雑となる欠点がある。さらに、
微分波形のサンプル値は、受信波形の波形変動に
敏感であるため、伝送路における波形劣化を極力
小さくする必要がある。すなわち、高価な伝送路
を必要とする欠点がある。 本発明の目的は、従来の自己タイミング方式に
おける上述の従来の欠点を解決し、受信波形の劣
化に対しても安定に動作し、しかも回路規模が著
しく小さいタイミング抽出回路を提供することに
ある。 本発明のタイミング抽出回路は、パルス振幅変
調信号の受信部におけるタイミング抽出回路にお
いて、受信信号と受信信号を１クロツク遅延させ
た信号との差を出力する遅延差分回路と、制御電
圧によつて発振周波数が制御されたタイミング信
号を発生する電圧制御発振回路と、該電圧制御発
振回路の出力するタイミング信号により受信信号
と所定のしきい値との差の極性を判定する極性判
定回路と、該極性判定回路の出力信号に応じて前
記遅延差分回路の出力信号をそのまま又は極性反
転させて出力するゲート回路と、該ゲート回路の
出力を平滑するフイルタとを有し、該フイルタの
出力により前記電圧制御発振回路の発振周波数を
制御することを特徴とする。 次に、本発明について、図面を参照して詳細に
説明する。 第１図は、本発明の一実施例を示すブロツク図
である。すなわち、入力端子１から入力した受信
PAM信号ｙ（ｔ）を遅延差分回路２および極性判
定回路３に入力させる。遅延差分回路２は、入力
信号ｙ（ｔ）と、１クロツクＴだけの前の入力信
号ｙ（ｔ−Ｔ）との差をとつて差分信号を出力す
る回路であり、例えば差動増幅器と遅延回路によ
つて構成される。極性判定回路３は、電圧制御発
振回路６の出力するタイミング信号により、入力
信号ｙ（ｔ）と所定のしきい値との差の極性を判
定する。すなわち、サンプル時点において、受信
信号ｙ（ｔ）がしきい値より大であるときは“＋
１”を出力し、受信信号がしきい値に満たないと
きは“−１”を出力する。ゲート回路４は、極性
判定回路３の出力信号が“＋１”のときは前記遅
延差分回路２の出力する差分信号をそのままルー
プフイルタ５に入力させ、極性判定回路３の出力
信号が“−１”のときは前記差分信号の極性を反
転させてループフイルタ５に入力させる。例え
ば、利得１の増幅器と、反転回路とを極性判定回
路３の出力によつて切替接続するように構成すれ
ば良い。または、リング変調器と同様な接続によ
つて構成することもできる。そして、ゲート回路
４の出力信号は、ループフイルタ５によつて平滑
され電圧制御発振回路６に制御電圧として供給さ
れる。電圧制御発振回路６は、該制御電圧によつ
て発振周波数が制御されたタイミング信号を発生
し、該タイミング信号によつて前記極性判定回路
３の極性判定タイミングを得る。 次に、第１図および第２図を参照して本実施例
の動作の一例により本発明の原理を説明する。受
信PAM信号ｙ（ｔ）は、 ｙ（ｔ）＝∞ 〓k=-∞ akｇ（ｔ−kT） …(1) と表わすことができる。但しｇ（ｔ）は単位受信
波形であり、｛a〓｝は、一般に多値符号系列で０，
１，２，…，Ｌ−１のＬ個のレベルのうちある値
を取る。簡単のため｛a〓｝を１，０の２値系列と
した場合は、受信信号ｙ（ｔ）は第２図ａに示す
ような波形になる。 次に、遅延差分回路２の出力、すなわち１クロ
ツク遅延差分信号ｘ（ｔ）は、 ｘ（ｔ）＝ｙ（ｔ）−ｙ（ｔ−Ｔ）＝∞ 〓k=-∞ （a〓−a〓-1）ｇ（ｔ−kT） …(2) となる。第２図ａに対する遅延差分信号ｘ（ｔ）
は、第２図ｂに示すような波形となる。 今電圧制御発振回路６の出力するタイミング信
号が、第２図ｃに示すように、正しいタイミング
位置からΔtだけずれて発生する場合を考えると、
受信信号ｙ（ｔ）を上記タイミングにより、しき
い値（Ｌ−１）／２に対して正負を判定して得ら
れる極性判定回路３の出力信号ｄ（ｔ）は、Δtが
小さい範囲では、 ｄ（ｔ）＝∞ 〓k=-∞ b〓ｕ（ｔ−kT−Δt） …(3) と表わすことができる。但し、b〓は〔a〓−（Ｌ−
１）／２〕が正のとき＋１となる値をとり、〔a〓
−（Ｌ−１）／２〕が負のとき−１なる値をとる
２値系列であり、ｕ（ｔ）は０≦ｔ≦Ｔで１とな
りそれ以外では０となる矩形波である。第２図ａ
に示す受信信号に対して、第２図ｃに示すタイミ
ング信号により極性判定した出力信号ｄ（ｔ）は
第２図ｄに示すようになる。また第２図c′に示す
ように、正しいタイミング位置よりΔt′だけ進ん
だタイミング信号によつて極性判定した場合は第
２図d′に示すような判定出力信号となる。 次に、ゲート回路４の出力信号ｚ（ｔ）は、 ｚ（ｔ）＝ 〓n 〓m （ao−ao-1）bnｇ（ｔ−nT）ｕ（ｔ−mT−Δt） …(4) 例えば、第２図ｄに示した判定出力信号ｄ（ｔ）
の場合のゲート回路４の出力信号ｚ（ｔ）は、第
２図ｅに示すようになり、第２図d′に示した判定
出力信号d′によつては、第２図e′に示すような出
力信号が得られる。これらの図から理解されるよ
うに、第２図ｅの場合の平均値は負であり、第２
図e′の場合の平均値は正であるから、ループフイ
ルタ５の出力により電圧制御発振回路６の発振周
波数を制御することによつて、正しいタイミング
位置からのずれΔtが小さいタイミング信号を得
ることができる。 上記信号ｚ（ｔ）の平均値（）は、｛ao｝が
互に独立な定常ランダム系列である場合は、 （）＝ 〓n 〓m （o−o-1）bnｇ（ｔ−nT）ｕ（ｔ−mT−Δt） ＝ 〓n 〓 〓m 〔o oδo.n o・n（１−δo，n）−o-1 o-1δ
o-1,n−o-1 n（１−δo-1,n）〕 ×ｇ（ｔ−nT）ｕ（ｔ−mT−Δt） …(5) ここでδo,nは、クロネツカデルタである（すな
わち、ｎ＝ｍのときδo,n＝１，それ以外のとき
δo,n＝０）。(5)式において、aoboおよびo・n
は、各々添字ｎ，ｍに依存しないから、これらを
abおよびと表わすと、(5)式は次のように変
形することができる。 （）＝（−） 〓 〓n ｇ（ｔ−nT）×〔ｕ（ｔ−nT−Δt）ｕ（ｔ−nT＋Ｔ−
Δt）〕…(6) ｚ（ｔ）の直流成分をΔtの関数としてＤ（Δt）
と表わすと、Ｄ（Δt）は(6)式より、 と表わされる。ここでＧ（ω）およびＵ（ω）はそ
れぞれｇ（ｔ）およびｕ（ｔ）のフーリエ変換であ
り、U*（ω）はＵ（ω）の複素共役である。上記
(7)式は更に次の様に変形される。 ここで、ｇ（ｔ）およびｕ（ｔ＋Ｔ／２）は、それ ぞれｔ＝０に関しほぼ偶対称な実関数であるか
ら、Ｇ（ω）および
信部で使用されるタイミング抽出回路に関する。 一般に離散的なＬ個の振幅値を有するＬレベル
のPAM信号を受信する場合は、受信信号を正し
いタイミング時点でサンプルして、タイミング時
点の振幅レベルを判定する必要がある。この場
合、正しいサンプル位置を決めるためのタイミン
グ信号が必要となる。タイミング信号は、通常受
信信号自身から何らかの形で抽出する自己タイミ
ング方式によつて得られる。従来の自己タイミン
グ方式の１つに、非線形抽出法がある。これは、
受信されたPAM信号に２乗操作等の非線形操作
を施すとクロツク周波数位置に輝線スペクトルが
生ずるという性質を利用してタイミング抽出する
ものである。このため、非線形操作を行なう非線
形回路を必要とし、さらにクロツク周波数位置に
生じた輝線スペクトルを通過させる帯域フイルタ
および輝線スペクトルのレベル変動を除去するた
めの振幅制限回路が必要である。このため、回路
が複雑であるという欠点がある。また、上述の非
線形回路および振幅制限回路等は、高周波領域で
は動作不全を起こし易い。そのため、抽出された
タイミング信号に不必要な位相雑音が混入しやす
いという欠点がある。 従来のもう１つの自己タイミング方式に、最尤
検出法がある。この方式は、受信PAM信号を微
分して微分波形の零交叉点にタイミング位置が来
るようにタイミング信号発生回路を制御するもの
である。この方式は、前述のような非線形回路を
必要とせず、しかも、タイミング信号発生部には
通常電圧制御発振器が使用されるため、常に一定
振幅のタイミング信号が得られ、振幅制限に伴な
う余分な位相雑音が混入してこないという特徴が
ある。しかし、微分回路および微分波形のサンプ
ル値（あるいはサンプル値の極性信号）を保持す
るサンプルホールド回路が必要であるため、回路
規模が大でかつ複雑となる欠点がある。さらに、
微分波形のサンプル値は、受信波形の波形変動に
敏感であるため、伝送路における波形劣化を極力
小さくする必要がある。すなわち、高価な伝送路
を必要とする欠点がある。 本発明の目的は、従来の自己タイミング方式に
おける上述の従来の欠点を解決し、受信波形の劣
化に対しても安定に動作し、しかも回路規模が著
しく小さいタイミング抽出回路を提供することに
ある。 本発明のタイミング抽出回路は、パルス振幅変
調信号の受信部におけるタイミング抽出回路にお
いて、受信信号と受信信号を１クロツク遅延させ
た信号との差を出力する遅延差分回路と、制御電
圧によつて発振周波数が制御されたタイミング信
号を発生する電圧制御発振回路と、該電圧制御発
振回路の出力するタイミング信号により受信信号
と所定のしきい値との差の極性を判定する極性判
定回路と、該極性判定回路の出力信号に応じて前
記遅延差分回路の出力信号をそのまま又は極性反
転させて出力するゲート回路と、該ゲート回路の
出力を平滑するフイルタとを有し、該フイルタの
出力により前記電圧制御発振回路の発振周波数を
制御することを特徴とする。 次に、本発明について、図面を参照して詳細に
説明する。 第１図は、本発明の一実施例を示すブロツク図
である。すなわち、入力端子１から入力した受信
PAM信号ｙ（ｔ）を遅延差分回路２および極性判
定回路３に入力させる。遅延差分回路２は、入力
信号ｙ（ｔ）と、１クロツクＴだけの前の入力信
号ｙ（ｔ−Ｔ）との差をとつて差分信号を出力す
る回路であり、例えば差動増幅器と遅延回路によ
つて構成される。極性判定回路３は、電圧制御発
振回路６の出力するタイミング信号により、入力
信号ｙ（ｔ）と所定のしきい値との差の極性を判
定する。すなわち、サンプル時点において、受信
信号ｙ（ｔ）がしきい値より大であるときは“＋
１”を出力し、受信信号がしきい値に満たないと
きは“−１”を出力する。ゲート回路４は、極性
判定回路３の出力信号が“＋１”のときは前記遅
延差分回路２の出力する差分信号をそのままルー
プフイルタ５に入力させ、極性判定回路３の出力
信号が“−１”のときは前記差分信号の極性を反
転させてループフイルタ５に入力させる。例え
ば、利得１の増幅器と、反転回路とを極性判定回
路３の出力によつて切替接続するように構成すれ
ば良い。または、リング変調器と同様な接続によ
つて構成することもできる。そして、ゲート回路
４の出力信号は、ループフイルタ５によつて平滑
され電圧制御発振回路６に制御電圧として供給さ
れる。電圧制御発振回路６は、該制御電圧によつ
て発振周波数が制御されたタイミング信号を発生
し、該タイミング信号によつて前記極性判定回路
３の極性判定タイミングを得る。 次に、第１図および第２図を参照して本実施例
の動作の一例により本発明の原理を説明する。受
信PAM信号ｙ（ｔ）は、 ｙ（ｔ）＝∞ 〓k=-∞ akｇ（ｔ−kT） …(1) と表わすことができる。但しｇ（ｔ）は単位受信
波形であり、｛a〓｝は、一般に多値符号系列で０，
１，２，…，Ｌ−１のＬ個のレベルのうちある値
を取る。簡単のため｛a〓｝を１，０の２値系列と
した場合は、受信信号ｙ（ｔ）は第２図ａに示す
ような波形になる。 次に、遅延差分回路２の出力、すなわち１クロ
ツク遅延差分信号ｘ（ｔ）は、 ｘ（ｔ）＝ｙ（ｔ）−ｙ（ｔ−Ｔ）＝∞ 〓k=-∞ （a〓−a〓-1）ｇ（ｔ−kT） …(2) となる。第２図ａに対する遅延差分信号ｘ（ｔ）
は、第２図ｂに示すような波形となる。 今電圧制御発振回路６の出力するタイミング信
号が、第２図ｃに示すように、正しいタイミング
位置からΔtだけずれて発生する場合を考えると、
受信信号ｙ（ｔ）を上記タイミングにより、しき
い値（Ｌ−１）／２に対して正負を判定して得ら
れる極性判定回路３の出力信号ｄ（ｔ）は、Δtが
小さい範囲では、 ｄ（ｔ）＝∞ 〓k=-∞ b〓ｕ（ｔ−kT−Δt） …(3) と表わすことができる。但し、b〓は〔a〓−（Ｌ−
１）／２〕が正のとき＋１となる値をとり、〔a〓
−（Ｌ−１）／２〕が負のとき−１なる値をとる
２値系列であり、ｕ（ｔ）は０≦ｔ≦Ｔで１とな
りそれ以外では０となる矩形波である。第２図ａ
に示す受信信号に対して、第２図ｃに示すタイミ
ング信号により極性判定した出力信号ｄ（ｔ）は
第２図ｄに示すようになる。また第２図c′に示す
ように、正しいタイミング位置よりΔt′だけ進ん
だタイミング信号によつて極性判定した場合は第
２図d′に示すような判定出力信号となる。 次に、ゲート回路４の出力信号ｚ（ｔ）は、 ｚ（ｔ）＝ 〓n 〓m （ao−ao-1）bnｇ（ｔ−nT）ｕ（ｔ−mT−Δt） …(4) 例えば、第２図ｄに示した判定出力信号ｄ（ｔ）
の場合のゲート回路４の出力信号ｚ（ｔ）は、第
２図ｅに示すようになり、第２図d′に示した判定
出力信号d′によつては、第２図e′に示すような出
力信号が得られる。これらの図から理解されるよ
うに、第２図ｅの場合の平均値は負であり、第２
図e′の場合の平均値は正であるから、ループフイ
ルタ５の出力により電圧制御発振回路６の発振周
波数を制御することによつて、正しいタイミング
位置からのずれΔtが小さいタイミング信号を得
ることができる。 上記信号ｚ（ｔ）の平均値（）は、｛ao｝が
互に独立な定常ランダム系列である場合は、 （）＝ 〓n 〓m （o−o-1）bnｇ（ｔ−nT）ｕ（ｔ−mT−Δt） ＝ 〓n 〓 〓m 〔o oδo.n o・n（１−δo，n）−o-1 o-1δ
o-1,n−o-1 n（１−δo-1,n）〕 ×ｇ（ｔ−nT）ｕ（ｔ−mT−Δt） …(5) ここでδo,nは、クロネツカデルタである（すな
わち、ｎ＝ｍのときδo,n＝１，それ以外のとき
δo,n＝０）。(5)式において、aoboおよびo・n
は、各々添字ｎ，ｍに依存しないから、これらを
abおよびと表わすと、(5)式は次のように変
形することができる。 （）＝（−） 〓 〓n ｇ（ｔ−nT）×〔ｕ（ｔ−nT−Δt）ｕ（ｔ−nT＋Ｔ−
Δt）〕…(6) ｚ（ｔ）の直流成分をΔtの関数としてＤ（Δt）
と表わすと、Ｄ（Δt）は(6)式より、 と表わされる。ここでＧ（ω）およびＵ（ω）はそ
れぞれｇ（ｔ）およびｕ（ｔ）のフーリエ変換であ
り、U*（ω）はＵ（ω）の複素共役である。上記
(7)式は更に次の様に変形される。 ここで、ｇ（ｔ）およびｕ（ｔ＋Ｔ／２）は、それ ぞれｔ＝０に関しほぼ偶対称な実関数であるか
ら、Ｇ（ω）および
【式】は各々ω＝
０に関して偶対称な実関数となることが理解され
る。従つて(8)式の複積分関数の第１項すなわち、 はωに関する奇関数となり、この積分は０とな
る。故に、(8)式は更に簡略化されて、 となる。また(9)式より明かに、 Ｄ（Δt）＝−Ｄ（−Δt） すなわち、Ｄ（Δt）はΔtに関する奇関数である。
従つて、例えば制御信号Ｄによつて電圧制御発振
器の出力周波数を制御し、Δtが正のとき発振周
波数を上昇させ、Δtが負のときは発振周波数を
低下させることにより、常に正しいタイミング位
置を示すタイミング信号を抽出することができ
る。 また、単位波形ｇ（ｔ）は通常高域側（ωTが
2πに近い周波数領域）での歪を受け易いため、
Ｇ（ω）はこれに応じて理想状態からずれてくる。
しかし、(9)式から理解されるように、ωT＝2π近
傍の周波数成分はsinωT／２によつて抑圧されるた め、Ｄの値はｇ（ｔ）の歪の影響を受け難いとい
う効果がある。換言すれば、伝送路の伝送特性が
劣悪な場合においても正しいタイミング信号を抽
出することができる。 以上のように、本発明においては、受信信号の
１クロツク遅延差分信号の極性を、受信信号をタ
イミング信号によつて識別した信号によつて正、
逆転させた信号を平滑して前記タイミング信号の
周波数を制御するように構成したから、受信波形
の劣化による影響を受け難いという効果がある。
すなわち、伝送特性が劣悪な場合にも使用するこ
とができる。なお、伝送路で受けた歪を例えば等
化増幅器によつて等化した信号を入力すればさら
に良好な結果が得られることは勿論である。な
お、本発明の構成は簡単であり、回路規模も小で
ある。また遅延差分回路は通常の差動増幅器など
で簡単に構成され、ゲート回路には市販のアナロ
グマルチプレクサ等を用いることができる。ま
た、これらは高周波まで安定して動作することが
できるという利点もある。例えば、小さな消費電
力が要求されるPCM中継器等に適しており、実
用上の効果はすこぶる大である。
る。従つて(8)式の複積分関数の第１項すなわち、 はωに関する奇関数となり、この積分は０とな
る。故に、(8)式は更に簡略化されて、 となる。また(9)式より明かに、 Ｄ（Δt）＝−Ｄ（−Δt） すなわち、Ｄ（Δt）はΔtに関する奇関数である。
従つて、例えば制御信号Ｄによつて電圧制御発振
器の出力周波数を制御し、Δtが正のとき発振周
波数を上昇させ、Δtが負のときは発振周波数を
低下させることにより、常に正しいタイミング位
置を示すタイミング信号を抽出することができ
る。 また、単位波形ｇ（ｔ）は通常高域側（ωTが
2πに近い周波数領域）での歪を受け易いため、
Ｇ（ω）はこれに応じて理想状態からずれてくる。
しかし、(9)式から理解されるように、ωT＝2π近
傍の周波数成分はsinωT／２によつて抑圧されるた め、Ｄの値はｇ（ｔ）の歪の影響を受け難いとい
う効果がある。換言すれば、伝送路の伝送特性が
劣悪な場合においても正しいタイミング信号を抽
出することができる。 以上のように、本発明においては、受信信号の
１クロツク遅延差分信号の極性を、受信信号をタ
イミング信号によつて識別した信号によつて正、
逆転させた信号を平滑して前記タイミング信号の
周波数を制御するように構成したから、受信波形
の劣化による影響を受け難いという効果がある。
すなわち、伝送特性が劣悪な場合にも使用するこ
とができる。なお、伝送路で受けた歪を例えば等
化増幅器によつて等化した信号を入力すればさら
に良好な結果が得られることは勿論である。な
お、本発明の構成は簡単であり、回路規模も小で
ある。また遅延差分回路は通常の差動増幅器など
で簡単に構成され、ゲート回路には市販のアナロ
グマルチプレクサ等を用いることができる。ま
た、これらは高周波まで安定して動作することが
できるという利点もある。例えば、小さな消費電
力が要求されるPCM中継器等に適しており、実
用上の効果はすこぶる大である。
第１図は本発明の一実施例を示すブロツク図で
あり、第２図は上記実施例の動作を説明するため
の主要各部における信号の一例を示す波形図であ
る。 図において、２……遅延差分回路、３……極性
判定回路、４……ゲート回路、５……ループフイ
ルター、６……電圧制御発振回路。
あり、第２図は上記実施例の動作を説明するため
の主要各部における信号の一例を示す波形図であ
る。 図において、２……遅延差分回路、３……極性
判定回路、４……ゲート回路、５……ループフイ
ルター、６……電圧制御発振回路。
Claims (1)
- １ パルス振幅変調信号の受信部におけるタイミ
ング抽出回路において、受信信号と受信信号を１
クロツク遅延させた信号との差を出力する遅延差
分回路と、制御電圧によつて発振周波数が制御さ
れたタイミング信号を発生する電圧制御発振回路
と、該電圧制御発振回路の出力するタイミング信
号により受信信号と所定のしきい値との差の極性
を判定する極性判定回路と、該極性判定回路の出
力信号に応じて前記遅延差分回路の出力信号をそ
のまま又は極性反転させて出力するゲート回路
と、該ゲート回路の出力を平滑するフイルタとを
有し、該フイルタの出力により前記電圧制御発振
回路の発振周波数を制御することを特徴とするタ
イミング抽出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56074301A JPS57190415A (en) | 1981-05-19 | 1981-05-19 | Timing extracting circuit |
| CA000402991A CA1180416A (en) | 1981-05-19 | 1982-05-14 | Timing recovery circuit |
| US06/379,408 US4423518A (en) | 1981-05-19 | 1982-05-18 | Timing recovery circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56074301A JPS57190415A (en) | 1981-05-19 | 1981-05-19 | Timing extracting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57190415A JPS57190415A (en) | 1982-11-24 |
| JPS643372B2 true JPS643372B2 (ja) | 1989-01-20 |
Family
ID=13543165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56074301A Granted JPS57190415A (en) | 1981-05-19 | 1981-05-19 | Timing extracting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57190415A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10629240B2 (en) | 2016-03-09 | 2020-04-21 | Yamaha Corporation | Recorded data processing method and recorded data processing device |
-
1981
- 1981-05-19 JP JP56074301A patent/JPS57190415A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10629240B2 (en) | 2016-03-09 | 2020-04-21 | Yamaha Corporation | Recorded data processing method and recorded data processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57190415A (en) | 1982-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497060A (en) | Self-clocking binary receiver | |
| US5736875A (en) | Discrimination circuit capable of automatically optimizing discrimination level and discrimination phase | |
| EP1146644B1 (en) | Method and circuit for correcting a duty-cycle of a signal | |
| US4371974A (en) | NRZ Data phase detector | |
| JP2540377B2 (ja) | 自動出力電力制御装置 | |
| US5432480A (en) | Phase alignment methods and apparatus | |
| US6546063B1 (en) | Asynchronous clock for adaptive equalization | |
| JP2760796B2 (ja) | 周波数ロックループ | |
| US4686385A (en) | Waveform converter circuit | |
| US7061995B2 (en) | Apparatus and method to generate an adaptive slicer threshold for binary data | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| CA1180416A (en) | Timing recovery circuit | |
| JPS643372B2 (ja) | ||
| JP4954416B2 (ja) | データスライシングを行う装置及び方法 | |
| GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
| US5610952A (en) | Synchronization signal generating device | |
| JPS63114412A (ja) | 位相弁別器 | |
| US4584696A (en) | Transmission response measurement | |
| US5706221A (en) | Mehtod and apparatus for recovering digital data from baseband analog signal | |
| EP4213390B1 (en) | Loop filter, and timing recovery method and apparatus | |
| GB2213026A (en) | Control arrangement for a phase shift keying system | |
| JPH0865284A (ja) | 自動位相制御装置 | |
| EP4651451A1 (en) | Multi-phase clock calibration in a receiver | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JPS5979409A (ja) | デイジタル信号復元方式 |