JPS643911U - - Google Patents

Info

Publication number
JPS643911U
JPS643911U JP9850087U JP9850087U JPS643911U JP S643911 U JPS643911 U JP S643911U JP 9850087 U JP9850087 U JP 9850087U JP 9850087 U JP9850087 U JP 9850087U JP S643911 U JPS643911 U JP S643911U
Authority
JP
Japan
Prior art keywords
contact switch
input terminal
input
contact
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9850087U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9850087U priority Critical patent/JPS643911U/ja
Publication of JPS643911U publication Critical patent/JPS643911U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】
第1図は本考案の一実施例に係る四方向制御装
置の回路構成図、第2図は第1図に示した同上回
路において第1の接点スイツチをオンにした場合
における各部の入出力状態表示記号を付加して示
した回路図、第3図は第1図に示した同上回路に
おいて第2の接点スイツチをオンした場合におけ
る各部の入出力状態表示記号を付加して示した回
路図、第4図は第2図に示した同上回路において
さらに第3のスイツチをオンした場合における各
部の入出力状態表示記号を付加して示した回路図
、第5図は第1図乃至第4図に示した同上装置で
使用可能なスイツチユニツトの一実施例における
スイツチユニツトの正面図、第6図は第5図のA
―A線に沿う同上ユニツトの断面図、第7図は同
上ユニツトにおける絶縁基板単品の平面図、第8
図は同上ユニツトにおける押圧ノブ単品の底面図
である。 1…スイツチユニツト、36…第1の接点スイ
ツチ、37…第2の接点スイツチ、38…第3の
接点スイツチ、39…第4の接点スイツチ、41
…第1のモータ(被制御手段)、42…第2のモ
ータ(被制御手段)、50…第1のAND回路、
51…第2のAND回路、52…第3のAND回
路、53…第4のAND回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 異なる第1、第2、第3、第4の4つの接点ス
    イツチで被制御手段を四方向へ切り換え制御する
    四方向制御装置であつて、各々第1、第2、第3
    、第4の4入力端を有する第1、第2、第3、第
    4のAND回路を備えて前記各AND回路の出力
    で前記被制御手段を異なる方向へ制御する論理回
    路を構成し、前記第1のAND回路が前記第1の
    接点スイツチに前記第1の入力端を、前記第4の
    接点スイツチに前記第2の入力端を、前記第2の
    接点スイツチに前記第3の入力端を、前記第3の
    接点スイツチに前記第4の入力端をそれぞれ接続
    し、前記第2のAND回路が前記第3の接点スイ
    ツチに前記第1の入力端を、前記第2の接点スイ
    ツチに前記第2の入力端を、前記第4の接点スイ
    ツチに前記第3の入力端を、前記第1の接点スイ
    ツチに前記第4の入力端をそれぞれ接続し、前記
    第3のAND回路が前記第2の接点スイツチに前
    記第1の入力端を、前記第3の接点スイツチに前
    記第2の入力端を、前記第4の接点スイツチに前
    記第3の入力端を、前記第1の接点スイツチに前
    記第4の入力端をそれぞれ接続し、前記第4のA
    ND回路が前記第4の接点スイツチに前記第1の
    入力端を、前記第3の接点スイツチに前記第2の
    入力端を、前記第2の接点スイツチに前記第3の
    入力端を、前記第1の接点スイツチに前記第4の
    入力端をそれぞれ接続してなり、かつ前記各AN
    D回路の前記第1の入力端を他の前記第2、第3
    、第4の入力端に対して逆特性で形成し前記各入
    力端に入力する信号を各々反転入力処理するとと
    もに、前記各接点スイツチが並行操作された場合
    に前記被制御手段の操作を停止することを特徴と
    する四方向制御装置。
JP9850087U 1987-06-29 1987-06-29 Pending JPS643911U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9850087U JPS643911U (ja) 1987-06-29 1987-06-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9850087U JPS643911U (ja) 1987-06-29 1987-06-29

Publications (1)

Publication Number Publication Date
JPS643911U true JPS643911U (ja) 1989-01-11

Family

ID=31324826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9850087U Pending JPS643911U (ja) 1987-06-29 1987-06-29

Country Status (1)

Country Link
JP (1) JPS643911U (ja)

Similar Documents

Publication Publication Date Title
JPS643911U (ja)
JPS647316U (ja)
JPS647314U (ja)
JPS647313U (ja)
JPS643920U (ja)
JPS647315U (ja)
JPS643910U (ja)
JPS643919U (ja)
JPS631294U (ja)
JPS6452301U (ja)
JPS63117119U (ja)
JPS6210336U (ja)
JPS63192618U (ja)
JPS63114578U (ja)
JPS6344520U (ja)
JPH02111803U (ja)
JPS6277847U (ja)
JPS6350153U (ja)
JPS63146434U (ja)
JPS63122803U (ja)
JPS63146932U (ja)
JPH01127282U (ja)
JPS6372919U (ja)
JPS62112126U (ja)
JPH0454500U (ja)