JPS644347B2 - - Google Patents
Info
- Publication number
- JPS644347B2 JPS644347B2 JP56134089A JP13408981A JPS644347B2 JP S644347 B2 JPS644347 B2 JP S644347B2 JP 56134089 A JP56134089 A JP 56134089A JP 13408981 A JP13408981 A JP 13408981A JP S644347 B2 JPS644347 B2 JP S644347B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- tab
- lead frame
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の組立に用いるリードフレ
ームの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a lead frame used for assembling a semiconductor device.
レジンモールド型半導体装置の組立には、第1
図で示すようなリードフレームが用いられる。こ
のリードフレーム1は金属薄板をエツチングある
いは打ち抜き(スタンピング)によつて部分的に
除去して形成する。リードフレーム1は矩形枠か
らなるフレーム枠2を有し、このフレーム枠2の
略中央に回路素子を取り付ける矩形のタブ3を有
している。タブ3はフレーム枠2の1対の内壁中
央からフレーム枠2の中心に向かつて延びる2本
のタブリード4でそれぞれ両端を支持される。ま
た、フレーム枠2の内壁からは多数の細いリード
が前記タブ3に向かつて延在している。このリー
ドフレーム1はデユアルインライン形の半導体装
置用のリードフレームであることから、対面する
1対のフレーム枠内壁部分からリード5が延在し
ているが、フレーム枠2の内壁4辺からリード5
が延在する構造もある。また、各リード5はレジ
ンモール時にレジンの流出を防止するダム片6で
支持されている。このダム片6は補強部材ともな
つている。 The first step is to assemble a resin molded semiconductor device.
A lead frame as shown in the figure is used. This lead frame 1 is formed by partially removing a thin metal plate by etching or stamping. The lead frame 1 has a frame 2 made of a rectangular frame, and has a rectangular tab 3 approximately in the center of the frame 2 to which a circuit element is attached. The tab 3 is supported at both ends by two tab leads 4 extending from the center of the pair of inner walls of the frame 2 toward the center of the frame 2. Further, a large number of thin leads extend from the inner wall of the frame frame 2 toward the tab 3. Since this lead frame 1 is a lead frame for a dual-in-line type semiconductor device, leads 5 extend from the inner wall portions of a pair of opposing frames.
There is also a structure in which it extends. Further, each lead 5 is supported by a dam piece 6 that prevents resin from flowing out during resin molding. This dam piece 6 also serves as a reinforcing member.
このようなリードフレーム1にあつては、タブ
3上に回路素子7を固定した後、回路素子7の各
電極(図示せず)と、これら電極に対応するリー
ド5の内端とをワイヤ8で接続し、その後、ダム
片6の内側のモールド領域9をレジンでモールド
してレジンパツケージ10で回路素子7、ワイヤ
8、リード内端を被う。さらに、不要となるダム
片6およびフレーム枠2を切断除去するととも
に、レジンパツケージ10から突出するリード5
の外端部を下方に折り曲げて、デユアルインライ
ン形のレジンモールド型半導体装置を製造する。 In the case of such a lead frame 1, after the circuit element 7 is fixed on the tab 3, each electrode (not shown) of the circuit element 7 and the inner end of the lead 5 corresponding to these electrodes is connected with a wire 8. After that, the mold area 9 inside the dam piece 6 is molded with resin, and the circuit element 7, the wire 8, and the inner end of the lead are covered with a resin package 10. Further, the unnecessary dam piece 6 and frame frame 2 are cut and removed, and the leads 5 protruding from the resin package cage 10 are removed.
A dual in-line resin molded semiconductor device is manufactured by bending the outer end of the semiconductor device downward.
ところで、製品によつては、タブリード4上に
もワイヤを接続するものがある。この場合、スタ
ンピングによつてリードフレーム1を製造したも
のにあつては、特にワイヤボンデイング領域を確
保していないため、第2図に示すように、タブリ
ード4の側縁がスタンピングによつてダレが生
じ、タブリード4の表面が丸み11を帯びてしま
う傾向が強い。特に銅系のリードフレームでかつ
比較的その厚さが厚い場合、たとえば0.5mm厚の
場合は顕著である。このため、タブリード4のワ
イヤボンデイング領域の表面が丸みを帯びている
と、ワイヤの圧着が不充分となり、接続不良を生
じる。 Incidentally, depending on the product, wires may also be connected on the tab lead 4. In this case, in the case where the lead frame 1 is manufactured by stamping, a special wire bonding area is not secured, so as shown in FIG. There is a strong tendency for the surface of the tab lead 4 to become rounded 11. This is particularly noticeable when the lead frame is made of copper and is relatively thick, for example, 0.5 mm thick. Therefore, if the surface of the wire bonding area of the tab lead 4 is rounded, the wire will not be crimped sufficiently, resulting in a connection failure.
そこで、タブリードのワイヤボンデイング領域
をコイニング処理して押し潰して、タブリード表
面を部分的に平坦化する方法も考えられる。しか
し、このような方法では、押し潰し変形に伴なつ
てタブが浮き上がつたりして、回路素子、ワイヤ
の接続上好ましくない。また、リードフレームパ
ターンによつては、インナーリードがタブリード
を兼ねる場合があるが、この場合には、コイニン
グによるリードフレームのリードの寸法の安定性
に悪影響を及ぼすことも予想される。 Therefore, a method of partially flattening the tab lead surface by crushing the wire bonding area of the tab lead by coining may also be considered. However, in such a method, the tab rises and flops due to the crushing deformation, which is not preferable for connecting circuit elements and wires. Further, depending on the lead frame pattern, the inner lead may also serve as a tab lead, but in this case, it is expected that coining will have an adverse effect on the dimensional stability of the leads of the lead frame.
したがつて、本発明の目的はタブリードのワイ
ヤボンデイング領域の表面が平坦となるリードフ
レームの製造方法を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a lead frame in which the surface of the wire bonding area of a tab lead is flat.
このような目的を達成するために本発明は、金
属薄板を部分的に打ち抜いて、フレーム枠と、こ
のフレーム枠の中央に位置しかつ回路素子を取り
付ける矩形のタブと、フレーム枠から延び前記タ
ブの両端を支える2本のタブリードと、フレーム
枠から延びタブの周辺に内端を臨ませる複数のリ
ードと、を有するリードフレームを製造する方法
において、リードフレームパターン打ち抜き後
に、前記タブリードの一部のワイヤボンデイング
領域に対応する領域を区画する界面に沿つてV溝
を形成し、その後、前記V溝に囲まれた領域をコ
イニングして平坦化してワイヤボンデイング領域
を形成するものであつて、以下実施例により本発
明を説明する。 To achieve this object, the present invention provides a frame by partially punching out a thin metal plate, a rectangular tab located in the center of the frame and to which a circuit element is attached, and a rectangular tab extending from the frame. In the method for manufacturing a lead frame having two tab leads supporting both ends of the tab lead and a plurality of leads extending from the frame frame and having inner ends facing the periphery of the tab, after punching a lead frame pattern, a part of the tab lead is A V-groove is formed along an interface that defines a region corresponding to a wire bonding region, and then the region surrounded by the V-groove is coined and flattened to form a wire bonding region, and the method described below is performed. The invention will be explained by way of example.
第3図は本発明の方法によつて製造されたリー
ドフレームを示す平面図である。このリードフレ
ームは第1図に示すリードフレームにおけるタブ
リードの一部に新にワイヤボンデイング領域を設
けた構造となつている。したがつて、各部の説明
は省略し、名称、符号はそのまま使用する。この
リードフレーム1は薄い金属板(たとえば銅系金
属)をスタンピングしてパターン化する。その
後、タブリード4のワイヤボンデイング領域12
を形成する。すなわち、第5図aに示すように、
タブリード4のワイヤボンデイング領域12の両
端側、換言すれば、タブリード4の長手方向側に
その幅員方向に延在するV字断面のV溝をコイニ
ングによつて設ける。この場合、前記V溝はタブ
リード4のワイヤボンデイング領域12に対応す
る領域の縁、すなわち、界面に沿つて設けられ
る。また、コイニングによる前記平坦面13は、
タブリード4の幅員全域に亘つて設けられること
から、前記V溝、すなわち、溝15はタブリード
4の幅員に沿つてワイヤボンデイング領域を挟む
ように一対平行に設けられる。その後、同図bに
示すように、これら1対のV溝間に挟まれるワイ
ヤボンデイング領域12をコイニングによつて部
分的に押し潰して平坦面13を形成する。コイニ
ングによる変形分14は第5同図bおよび第4図
a,bに示すようにV溝15の空間部に盛り上が
つて外み出すため、タブリードの下部母材にはコ
イニングによる変形は発生しない。この場合、逆
に母材に変形が生じない程度にコイニングあるい
はV溝15の深さを規定する必要がある。したが
つて、タブリード4が反り返つたり、捩れたり等
の変形はしない。 FIG. 3 is a plan view showing a lead frame manufactured by the method of the present invention. This lead frame has a structure in which a wire bonding area is newly provided in a part of the tab lead in the lead frame shown in FIG. Therefore, the explanation of each part will be omitted, and the names and symbols will be used as they are. This lead frame 1 is patterned by stamping a thin metal plate (for example, copper-based metal). After that, the wire bonding area 12 of the tab lead 4 is
form. That is, as shown in Figure 5a,
A V groove having a V-shaped cross section extending in the width direction is provided on both ends of the wire bonding region 12 of the tab lead 4, in other words, on the longitudinal side of the tab lead 4, by coining. In this case, the V-groove is provided along the edge of the area of the tab lead 4 corresponding to the wire bonding area 12, that is, along the interface. Moreover, the flat surface 13 due to coining is
Since the grooves 15 are provided over the entire width of the tab lead 4, a pair of V grooves, that is, the grooves 15 are provided in parallel along the width of the tab lead 4 so as to sandwich the wire bonding area. Thereafter, as shown in FIG. 1B, the wire bonding region 12 sandwiched between the pair of V-grooves is partially crushed by coining to form a flat surface 13. The deformation 14 due to coining rises into the space of the V-groove 15 and protrudes outward as shown in Figure 5 (b) and Figures 4 (a) and (b), so deformation due to coining occurs in the lower base material of the tab lead. do not. In this case, it is necessary to specify the depth of the coining or V-groove 15 to such an extent that the base material is not deformed. Therefore, the tab lead 4 is not warped, twisted, or otherwise deformed.
このようなリードフレーム1は、タブリード4
のワイヤボンデイング領域12はコイニングによ
つて平坦化されるため、銅系金属に特に顕著に現
われるリードフレーム形成時のスタンピングによ
るタブリード表面の丸みは解消される。したがつ
て、第4図bに示すようにワイヤボンデイングも
確実に行なわれ、その接合の信頼性も良好とな
る。このため、このリードフレーム1を用いた半
導体装置にあつては、ワイヤボンデイングの歩留
が向上するとともに、信頼性も向上する。 Such a lead frame 1 has a tab lead 4.
Since the wire bonding region 12 is flattened by coining, the roundness of the tab lead surface caused by stamping during lead frame formation, which is particularly noticeable in copper-based metals, is eliminated. Therefore, as shown in FIG. 4b, wire bonding is performed reliably and the reliability of the bonding is also good. Therefore, in a semiconductor device using this lead frame 1, the yield of wire bonding is improved and the reliability is also improved.
なお、本発明は前記実施例に限定されない。す
なわち、ワイヤボンデイング領域12のコイニン
グ時の材料変形吸収用の溝はV字断面溝に限らな
い。また、タブリード4に各1個ずつあるいは複
数のワイヤボンデイング領域12を設けてもよ
く、リードフレーム形状も他のパターンであつて
もよい。 Note that the present invention is not limited to the above embodiments. That is, the groove for absorbing material deformation during coining in the wire bonding region 12 is not limited to the V-shaped cross-section groove. Furthermore, one or more wire bonding regions 12 may be provided on each tab lead 4, and the lead frame shape may also be in another pattern.
以上のように、本発明によれば、タブリードの
ワイヤボンデイング領域の表面が平坦となるリー
ドフレームを提供することができる。 As described above, according to the present invention, it is possible to provide a lead frame in which the surface of the wire bonding region of the tab lead is flat.
第1図は従来のリードフレームを示す平面図、
第2図は同じくタブリードの拡大断面図、第3図
は本発明の一実施例によるリードフレームの平面
図、第4図a,bは同じくタブリードの一部を示
す拡大平面図および拡大縦断面図、第5図a,b
は同じくタブリードのコイニング方法を示す拡大
図である。
1……リードフレーム、4……タブリード、7
……回路素子、8……ワイヤ、11……丸み、1
2……ワイヤボンデイング領域、13……平坦
面、14……変形分、15……溝。
Figure 1 is a plan view showing a conventional lead frame.
FIG. 2 is an enlarged sectional view of the tab lead, FIG. 3 is a plan view of a lead frame according to an embodiment of the present invention, and FIGS. , Figure 5 a, b
2 is an enlarged view showing the tab lead coining method. 1...Lead frame, 4...Tab lead, 7
...Circuit element, 8...Wire, 11...Roundness, 1
2... Wire bonding area, 13... Flat surface, 14... Deformation, 15... Groove.
Claims (1)
と、このフレーム枠の中央に位置しかつ回路素子
を取り付ける矩形のタブと、フレーム枠から延び
前記タブの両端を支える2本のタブリードと、フ
レーム枠から延びタブの周辺に内端を臨ませる複
数のリードと、を有するリードフレームを製造す
る方法において、リードフレームパターン打ち抜
き後に、前記タブリードの一部のワイヤボンデイ
ング領域に対応する領域を区画する界面に沿つて
溝を形成し、その後、前記溝に囲まれた領域をコ
イニングして平坦化してワイヤボンデイング領域
を形成することを特徴とするリードフレームの製
造方法。 2 前記溝はV溝となつていることを特徴とする
特許請求の範囲第1項記載のリードフレームの製
造方法。[Scope of Claims] 1. A frame made by partially punching out a thin metal plate, a rectangular tab located at the center of the frame and to which a circuit element is attached, and two tabs extending from the frame and supporting both ends of the tab. A method for manufacturing a lead frame having a tab lead and a plurality of leads extending from a frame frame and having inner ends facing the periphery of the tab, wherein after punching out a lead frame pattern, a plurality of leads corresponding to a wire bonding area of a part of the tab lead are formed. A method for manufacturing a lead frame, comprising: forming a groove along an interface that divides a region, and then coining and flattening a region surrounded by the groove to form a wire bonding region. 2. The method of manufacturing a lead frame according to claim 1, wherein the groove is a V-groove.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134089A JPS5870562A (en) | 1981-08-28 | 1981-08-28 | Preparation of lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56134089A JPS5870562A (en) | 1981-08-28 | 1981-08-28 | Preparation of lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5870562A JPS5870562A (en) | 1983-04-27 |
| JPS644347B2 true JPS644347B2 (en) | 1989-01-25 |
Family
ID=15120158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56134089A Granted JPS5870562A (en) | 1981-08-28 | 1981-08-28 | Preparation of lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870562A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5569097B2 (en) | 2010-03-29 | 2014-08-13 | 富士通セミコンダクター株式会社 | Semiconductor device and lead frame |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666061A (en) * | 1979-11-05 | 1981-06-04 | Hitachi Ltd | Lead frame |
-
1981
- 1981-08-28 JP JP56134089A patent/JPS5870562A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5870562A (en) | 1983-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611047B2 (en) | Semiconductor package with singulation crease | |
| JP2009500841A (en) | Semiconductor device | |
| JPS639378B2 (en) | ||
| JPS644347B2 (en) | ||
| JPS6215844A (en) | Semiconductor lead frame | |
| JPH061797B2 (en) | Lead frame manufacturing method | |
| JPS6239543B2 (en) | ||
| JPH08330501A (en) | Semiconductor lead frame and manufacturing method thereof | |
| JP2004104153A (en) | Light emitting element and semiconductor device | |
| JP2006186075A (en) | Surface mount component and manufacturing method thereof | |
| JP2679913B2 (en) | Lead frame manufacturing method | |
| KR100819794B1 (en) | Lead frame and semiconductor package manufacturing method using the same | |
| KR960003854B1 (en) | Semiconductor device manufacturing method | |
| JPS58182858A (en) | Lead frame | |
| JP7699554B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0529527A (en) | Semiconductor device | |
| JPS59129451A (en) | Lead frame | |
| JP3015458B2 (en) | Method for manufacturing semiconductor device using lead frame | |
| JP4493170B2 (en) | Manufacturing method of plastic package | |
| JPS63308359A (en) | Manufacture of lead frame | |
| JP2754675B2 (en) | Lead frame for semiconductor device, method of manufacturing the same, and semiconductor device | |
| JP2684247B2 (en) | Lead frame manufacturing method | |
| JPS5812452Y2 (en) | semiconductor equipment | |
| JPS6351542B2 (en) | ||
| JP2564969B2 (en) | Lead frame |